弁護士法人ITJ法律事務所

最高裁判例


戻る

平成19年(行ケ)第10220号審決取消請求事件
平成20年4月21日判決言渡,平成20年3月17日口頭弁論終結
判決
原告X
訴訟代理人弁護士平井昭光,原井大介
訴訟代理人弁理士黒田博道
被告株式会社ステップテクニカ
訴訟代理人弁護士木下洋平
訴訟代理人弁理士沢田雅男
主文
特許庁が無効2006−80177号事件について平成19年5月28日にし
た審決を取り消す。
訴訟費用は被告の負担とする。
事実及び理由
第1原告の求めた裁判
主文同旨の判決
第2事案の概要
本件は,被告の有する下記1(1)の特許(以下「本件特許」といい,この特許に
係る発明を「本件発明」という)について,原告が,同(3)のとおり,無効審判請。
求をしたところ,特許庁は,同審判請求は成り立たないとの審決をしたため,原告
が,同審決の取消しを求める事案である。なお,本件特許については,下記1(2)
のとおり,特許異議の申立てがあった。
1特許庁における手続の経緯
(1)本件特許(甲第10号証)
特許権者:被告
発明の名称:サイクリック自動通信による電子配線システム」「
出願日:平成8年6月7日(特願平8−145648号)
登録日:平成11年10月22日
特許番号:第2994589号
(2)異議手続(甲第11号証)
異議申立人:工藤直一
異議申立日:平成12年6月27日(異議2000−72568号)
訂正請求日:平成14年4月30日(以下「本件異議時訂正」という)。
決定日:平成14年5月28日
決定の結論:訂正を認める。特許第2994589号の請求項1ないし3に係「
る特許を維持する」。
(3)無効審判手続
審判請求日:平成18年9月6日(無効2006−80177号)
(。「」。訂正請求日:平成18年11月24日甲第13号証以下本件訂正という
なお,訂正請求書添付の訂正明細書の一部が,平成19年5月22日付け手続補正
書(甲第14号証)によって補正されている)。
審決日:平成19年5月28日
審決の結論:訂正を認める。本件審判の請求は,成り立たない」「。
審決謄本送達日:平成19年5月30日
2審決が認定した本件特許発明
審決は,本件訂正請求は訂正要件に適合するとして,本件訂正を認め,本件特許
発明を同訂正後の特許請求の範囲の請求項1∼3に記載された下記のとおりのもの
であると認定した(以下,審決の認定した発明を,請求項の番号に従って「本件特
許発明1」などといい,これらをまとめて「本件特許発明」という。請求項1の。)
分説は,理解の便のためのものであり,審決における分説と同様であり,下線部分
は本件訂正に係る訂正箇所である。
「請求項1】【
(分説a)
1台のIC化された中央装置(1)と1台又は複数台のIC化されていてかつ外
部から端末装置アドレス符号が設定される端末装置(2)とがデジタル通信回線
(3)を介して,相互接続されて構成され,上記中央装置(1)から上記端末装置
(2)宛に,出力データの組み込まれたコマンドパケットを一斉にサイクリックに
自動的に送信し,1台又は複数台の端末装置(2)の中から順次に択一的に選択さ
れる1台づつの上記端末装置(2)から上記中央装置(1)宛に,入力データの組
み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイク
リック自動通信方式の電子配線システムであって,
(分説b)
上記中央装置(1)は,上記出力データと上記入力データとを読み取り可能に記
憶するメモリ(4)と,上記コマンドパケットの送信と上記レスポンスパケットの
受信とをプログラムによる通信制御に基づかないで回路の駆動で制御するステー,,
トマシーンとから成り,
(分説c)
上記メモリ4はi番目のコマンドパケットに組み込まれるi番目の出力デー(),
タをi番目対応の出力データ記憶領域に読み取り可能に記憶し,i番目のレスポン
スパケットに組み込まれていたi番目の入力データをi番目対応の入力データ記憶
領域に読み取り可能に記憶するメモリであり,
(分説d)
上記ステートマシーンは,i−1番目の端末装置(2)宛のi−1番目のコマン
ドパケットの送信が完了した直後に,又は,i−1番目のコマンドパケットの送信
が完了してから,i−1番目のレスポンスパケットの受領期間が経過した直後に,
上記メモリ(4)のi番目対応の出力データ記憶領域から読み取られたi番目の出
力データとi番目の端末装置アドレス符号とが組み込まれたi番目のコマンドパ
ケットをデジタル通信回線(3)経由で送信し,該i番目のコマンドパケットの送
信が完了した後に,i番目の入力データの組み込まれたi番目のレスポンスパケッ
トをi番目の端末装置からデジタル通信回線(3)経由で受信し,該i番目の入力
データを上記メモリ(4)のi番目対応の入力データ記憶領域に書き込むことを特
徴とし,
(分説e)
上記端末装置(2)は,デジタル通信回線(3)経由で受信した上記i番目のコ
マンドパケットに組み込まれているi番目の端末装置アドレス符号が自己の端末装
置アドレス符号として設定されているi番目の端末装置アドレス符号と一致すると
きに,上記i番目のコマンドパケットに組み込まれているi番目の出力データを出
力ポート(22)でのポート出力データとして出力するとともに,入力ポート(2
1)からのポート入力データがi番目の入力データとして組み込まれた上記i番目
のレスポンスパケットをデジタル通信回線(3)経由で送信することを特徴とし,
さらに,
(分説f)
上記メモリ(4)のi番目対応の出力データ記憶領域に読み取り可能に記憶され
ている出力データのビット群の構成と上記出力ポート(22)から出力されるポー
ト出力データのビット群の構成とが同一形態であり,上記メモリ(4)のi番目対
応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の
構成と上記入力ポート(21)から入力されるポート入力データのビット群の構成
とが同一形態であり,
(分説g)
前記メモリ(4)内のデータビット群が,前記複数の端末装置毎にメモリ領域を
分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システ
ム。
【請求項2】
上記メモリ(4)のi番目対応の出力データ記憶領域からのi番目の出力データ
の読み取り動作と,該i番目対応の出力データ記憶領域へのユーザインターフェー
スPCからのi番目の出力データの書き込み動作と,該メモリのi番目対応の入力
データ記憶領域へのi番目の入力データの書き込み動作と,該i番目対応の入力
データ記憶領域からのユーザインターフェースPCへのi番目の入力データ読み取
り動作とが,それぞれ,別個独立に実行可能である請求項1に記載のサイクリック
自動通信方式の電子配線システム。
【請求項3】
前記端末装置(2)毎に分割されたメモリ領域内のデータビット群は,送受信単
位毎のフィールドに設定し,該設定されたフィールド単位で送受信するようにした
請求項2に記載のサイクリック自動通信方式の電子配線システム」。
3審決の要旨
審決は,上記2のとおり,本件訂正を認め,本件異議時訂正が訂正の目的要件に
適合しないとの請求人の無効理由について,本件訂正が認められることにより解消
されたと判断した。その上で,下記刊行物のうち甲第4号証を主引用例として本件
特許発明と対比し,相違点1∼5を認定した上,相違点1∼3に係る構成とするこ
とについては,他の刊行物記載の発明又は周知技術を適用することによって,当業
者が適宜又は容易になし得るとしたが,相違点4及び5に係る構成とすることにつ
いては下記刊行物に開示も示唆もなく,本件特許発明1は刊行物記載の発明が奏し
得ない顕著な効果を奏するなどとして,本件特許発明は刊行物記載の発明(以下,
刊行物の証拠番号に従って「甲1発明」などという)及び周知技術に基づいて当,。
業者が容易に発明をすることができたものということはできないと判断した。審決
の理由は,以下の各項目中で引用するとおりである。
甲第1号証:特開昭60−172859号公報
甲第2号証:特開昭56−169494号公報
甲第3号証:特開平4−57422号公報
甲第4号証:特開平6−292275号公報
甲第5号証:特開平6−214620号公報
甲第6号証:特開平2−132944号公報
甲第7号証:特開平5−175999号公報
甲第8号証:特開平4−192003号公報
甲第9号証:特開平5−168060号公報
(1)本件訂正の適否について
「本件特許は,平成11年10月22日に設定登録された後,平成14年4月30日付の訂
正請求(以下「異議時訂正請求」という)により訂正され,その後,本件無効審判請求の中,。
で,平成18年11月24日付で訂正請求(以下「本件訂正請求」という)されたものであ,。
る。
そこで,本件訂正請求,即ち,異議時訂正請求によって訂正された明細書又は図面に対する
本件訂正請求の可否について検討すると,本件訂正請求は,願書に添付された明細書又は図面
に記載した事項の範囲内で「外部から端末装置アドレス符号が設定される」との限定を付加,
して,請求項1に記載された端末装置を特定するものであるから,本件訂正は,特許請求の範
囲の減縮を目的とするものであり,特許法第134条の2の第1項ただし書き第1号(請求の
範囲の減縮)に掲げる事項を目的とするとともに,同条第5項で準用する同法第126条第3
項(新規事項,第4項(拡張,変更)の規定に適合する。)
よって,本件訂正請求による訂正を認める」。
(2)本件異議時訂正が訂正の目的要件に適合しないとの請求人の無効理由につい

「請求人は,前記異議時訂正請求による訂正は,設定登録時の明細書の特許請求の範囲の請
求項1から「端末アドレス設定機能を有する」を削除することを含むものであるところ,その
訂正は,特許請求の範囲の減縮でもなく,誤記の訂正でもなく,明りょうでない記載の釈明で
もないから,訂正要件に違反し,異議時訂正請求により訂正された本件発明の特許は,無効理
由を有する旨,主張する。
また,設定登録時明細書の請求項1に記載された「端末アドレス設定機能を有する」を,本
件訂正請求により「かつ外部から端末装置アドレス符号が設定される」という記載に変更する
訂正は,両者の意味はまったく異なるから,実質上特許請求の範囲を変更するものに該当する
と主張する。
そこで検討するに,前記「第2」の項で述べたように,平成18年11月24日付けで訂正
請求された本件訂正請求による訂正は認められるのであるから,異議時訂正請求に代えて本件
,,(,「」訂正請求による訂正の可否即ち設定登録時の明細書又は図面以下設定登録時明細書
という)に対する本件訂正請求による訂正の可否について検討する。。
最初に「端末アドレス設定機能を有する」の技術的意味を検討すると「端末アドレス設定,,
」,,,「()」機能とは例えば本件特許明細書の図7にその上部に記載された端末アドレス設定
から下方に矢印が延び,アドレス照合回路に繋がっていることからわかるように,アドレス照
合回路等の設定先に所定のアドレスを設定する機能のことであり,口頭審理の調書に記載され
,,「」「」,たとおり一般にアドレスを設定する側の機能とアドレスが設定される側の機能の
二つの機能から構成されるものである。
そして,前記設定登録時明細書の請求項1に係る発明において,複数の端末が有する「端末
アドレス設定機能」がいかなる技術的意義を有するのか検討すると,請求項1に記載された
「データの送受信「中央装置とデジタル通信回線を介して接続した端末アドレス設定機能を」,
有する複数の…端末装置」という記載からみて,中央装置と複数の端末の間で行われるデータ
の送受信に際し,端末内の設定先に所定のアドレスが設定されるところ,そのために必要なも
のであることが明らかである。
,,「」すると前記設定登録時明細書の請求項1に係る発明においては端末アドレス設定機能
が有すると解釈される前記二つの機能のうち,後者の「アドレスが設定される側の機能」が特
に関係することが明らかである。そして,前記設定登録時明細書を参照すると,その段落00
75に,端末に自己のアドレスが設定されることは記載されているが,端末が,アドレスを設
定する側の機能を有する点については前記設定登録時明細書に記載が見あたらない点から見
て「端末アドレス設定機能」という構成は,実質的に「アドレスを設定される側の機能」を,
指すと解釈することが自然である。
したがって,前記設定登録時明細書の請求項1に記載された「端末アドレス設定機能を有す
る」を,本件訂正請求により「かつ外部から端末装置アドレス符号が設定される」という記載
に変更する訂正は,何れの記載も,端末にアドレスが設定されるという技術的意義を有する点
で,発明の当初の技術課題を変更するものではなく,実質上特許請求の範囲を拡張し,または
変更するものでもない。そして,当該訂正は,願書に最初に添付した明細書又は図面に記載さ
れた事項の範囲内において「外部から」という限定を付加して,特許請求の範囲の減縮を目,
的とするものであるから,訂正の目的要件にも適合する。
以上により,前記異議時訂正請求に係る訂正は,訂正の目的要件に適合しないとの無効理由
は,本件訂正請求により解消されたということができるから,異議時訂正請求によってなされ
た訂正について,前記請求人が主張するような無効理由は,もはや存在しない」。
(3)甲4発明について
「甲第4号証には,信号入力装置及び信号通信装置に関するものであって,添付図面ととも
に,以下が記載されている。
イ「0001】)【
【産業上の利用分野】本発明は,信号入力装置および信号通信装置に係わり,更に詳しくは,
工作機械や産業機械と数値制御装置とを接続する装置として有用な信号入力装置および信号通
信装置に係わる(第2頁2欄,。」)
ロ「0008】次に,動作について説明する。操作ボード20に取り付けられた電源ON)【
スイッチ(図示せず)を押すと,AVR11がONし,CPU101はブーツROM1013
を経て,予めシステムメモリ103やPLCメモリ102に書き込まれているコントロールプ
ログラムを順に1命令ずつ実行して,処理を進める。
【0009】前記コントロールプログラムには,機械40に対する入出力処理を行う機械制御
プログラムや,補間処理を行う補間プログラムや,前記処理に必要なデータを計算する加工プ
ログラムの解読処理や演算処理などを行う演算プログラムや,操作ボード20の表示画面20
。,1に設定表示されたデータなどの処理を行う設定表示プログラム等があるこれらを総称して
CNCプログラムと云う。…(中略)…
【0010】OSの管理の下,ユーザPLCプログラムは,接点入力402の情報を機械入出
力I/F107を介して受け取る。また,CNCプログラムの機械制御プログラムから情報を
受け取る。また,設定表示プログラムから操作ボード20のメカニカルスイッチ情報を受け取
る。そして,受け取った情報とラダー図とに従って,ビット演算を行う。そして,機械入出力
I/F107を介して,接点出力403に出力する。また,操作ボード20のランプ207の
表示情報を,設定表示プログラムに渡す。…(中略)…
【0012】設定表示プログラムは,操作ボード20との間のインタフェースを受け持ち,操
作ボード20内のNC操作ボードの各種キー情報や機械操作ボード205のメカニカルスイッ
チ情報を,操作ボードI/F104より受け取る。そして,受け取った情報に基づいて処理を
行う。また,操作ボードI/F104を通じて,機械操作ボード205内のランプ207への
出力処理を行う。更に,表示画面201への表示情報の作成と送信を行う。なお,操作ボード
I/F104にグラフィックコントローラやCRTコントローラを有している場合は,表示情
。,,報をビデオ信号で表示画面201に出力する一方これらのコントローラを有しない場合は
機械操作ボード205のランプへの出力信号と同様に,シリアル通信線を通じて,操作ボード
20に送信する。シリアル通信線で送信する場合は,通信のためのCPUを操作ボード20に
設けるのが一般的である(第3頁4欄∼第4頁5欄,。」)
ハ「0023】また,機械入出力I/Fリモートは,CPUを設けるため,ハードウエア)【
が高価で複雑になる問題点があった。さらに,機械入出力I/Fリモートが複数の場合には,
数値制御装置本体のCPUのソフトウエアと機械入出力I/FリモートのCPUのソフトウエ
アとが,非常に複雑になる問題点があった。
【0024】また,数値制御装置とシリアル通信線を通じて通信を行なう操作ボードは,CP
Uを設けるため,ハードウエアが高価で複雑になる問題点があった。さらに,数値制御装置本
体のCPUのソフトウエアが複雑になる問題点があった。
…(中略)…
【0026】本発明は,上記問題点を解消するためになされたもので,第1に,複雑なソフト
ウエアを必要としない信号入力回路を提供する。第2に,複雑なソフトウエアを必要とせずに
サンプリング周期を自動調整できる信号入力回路を提供する。第3に,CPUを必要とせずに
機械入出力I/Fリモートとして使用できる信号入力回路を提供する。第4に,数値制御装置
と操作ボードがシリアル通信線を通じて通信を行なうことを,CPUを必要とせずに可能にす
る信号入力回路を提供する(第5頁7欄,。」)
ニ「0067】実施例4.図12は,本発明の実施例4に係る機械入出力I/Fホスト1)【
07と機械入出力I/Fリモート404の接続図である。なお,実施例4に関係しない部分は
図示を省略している1台の機械入出力I/Fホスト107に8台の機械入出力I/Fリモー。,
ト404が接続されている。402BはA/D変換器,403AはD/A変換器である。
【0068】図13は,機械入出力I/Fリモート404の詳細図である。1100は,機械
入出力I/FリモートICであり,機械入出力I/Fリモート404の主要機能をIC化した
ものである。1095は,双方向シリアルI/Fであり,機械入出力I/Fホスト107と接
続され,シリアルデータの送受信を行う。
【0069】1103は,マルチプレクサである。1093は,P/S変換回路であり,パラ
レル/シリアル変換回路,FLAGや相手側局番やCRCの挿入回路,データとクロックを混
合する回路などからなるHDLC送信用の回路ブロックである。1099Aはシリアルデータ
の先頭を示すFLAG,1099Bは機械入出力I/Fリモート404の#1∼#8に対応す
る局番,1099Cは通信時にエラーが発生したかどうか判別するためのCRCである。
【0070】1094は,S/P変換回路であり,シリアル/パラレル変換回路,FLAG識
別回路,局番識別回路,CRCエラー判別回路などからなるHDLC受信用の回路ブロックで
ある1097は前記S/P変換回路1094で8bitのパラレルデータに変換されたデー。,
タを,8つのラッチ回路1077に,次々と送るためのシフトレジスタである。1098は,
実施例3と同様のコマンドレジスタである。1096は,クロックとデータの混合した受信シ
リアルデータよりクロック部分を分離するクロック分離回路である。機械入出力I/Fリモー
トIC1100では,この分離したクロックを使用する。1087Bは,実施例3と同様のサ
ンプリングクロック&シーケンス回路である。
【0071】図14は,機械入出力I/Fホスト107の詳細図である。1110は,機械入
出力I/FホストICであり,機械入出力I/Fホスト107の主要機能をIC化したもので
ある。1095は,双方向シリアルI/Fであり,機械入出力I/Fリモート404と接続さ
れ,シリアルデータの送受信を行う。
【0072】1093は,P/S変換回路であり,パラレル/シリアル変換回路,FLAGや
相手側局番やCRCの挿入回路,データとクロックを混合する回路などからなるHDLC送信
用の回路ブロックである。1099Aはシリアルデータの先頭を示すFLAG,1099Bは
機械入出力I/Fリモート404の#1∼#8に対応する局番,1099Cは通信時にエラー
が発生したかどうか判別するためのCRCである。
【0073】1101は,送信用レジスタファイルであり,図12の8個の機械入出力I/F
リモート404に対応して,8個ある。各々の送信用レジスタファイル1101には,図13
の機械入出力I/FリモートIC1100の8個のラッチ回路1077Aおよびコマンドレジ
,。スタ1098に対応して8個のラッチ回路1077およびコマンドレジスタ1102がある
また,8個のラッチ回路1077およびコマンドレジスタ1102のいずれかを選択するため
のマルチプレクサ1111を有している。1103は,8個の送信用レジスタファイル110
1のいずれかを選択するためのマルチプレクサである。
【0074】1104は,受信用レジスタファイルであり,図12の8個の機械入出力I/F
リモート404に対応して,8個ある。各々の受信用レジスタファイル1104には,図13
の機械入出力I/FリモートIC1100の8個のラッチ回路1077に対応して,8個の
ラッチ回路1077がある。
【0075】1094Aは,S/P変換回路であり,シリアル/パラレル変換回路,FLAG
識別回路,局番識別回路,CRCエラー判別回路などからなるHDLC受信用の回路ブロック
である。1097は,前記S/P変換回路1094Aで8bitのパラレルデータに変換され
たデータを,8つのラッチ回路1077に,次々と送るためのシフトレジスタである。108
6Aは,前記送信用レジスタファイル1101および前記受信用レジスタファイル1104の
ラッチ回路1077のいずれか1つを有効にし,他をハイインピーダンスにするデコーダ回路
であり,CPU101で制御される。
【0076】図15は,機械入出力I/FホストIC1110のアドレスマップである。図1
6図17は通常モードでの送信データとコマンドモードでの送信データを表すタイムチャー,,
トである。図18は,受信データを表すタイムチャートである。図19は,送受信のデータの
一例を表すタイムチャートである。
【0077】次に,数値制御装置1から機械入出力I/Fリモート404への出力動作につい
て説明する。数値制御装置1のCPU101は,図15のアドレスマップに従い,機械入出力
I/Fリモート#1の接点出力#1∼#8から#71∼#78までの64点の接点出力に出力
したいデータを,$8∼F番地にライトする。また,機械入出力リモート#2の接点出力#1
∼#8から#71∼#78までの64点の接点出力に出力したいデータを,$18∼1F番地
にライトする。以下同様に,機械入出力リモートの接点出力に出力したいデータを,該当する
番地にライトする。すると,これらのデータは,図14の送信用レジスタファイル1101の
ラッチ回路1077に書き込まれる。
【0078】送信用レジスタファイル1101のラッチ回路1077に書き込まれた64点×
8接点出力のデータ64Byte分は図16の送信データ通常モードのタイムチャー(),()
トに従って送信される。すなわち,機械入出力I/FホストIC1110内部の制御回路(図
示せず)に従い,リフレッシュ周期中に,マルチプレクサ1103は,送信用レジスタファイ
ル#1∼#8を選択する。また,選択された送信用レジスタファイル1101のMPX111
1は,ラッチ回路#7∼#0を順に選択する。MPX1111で順に選択されたラッチ回路#
7∼#0のデータ(図16のC列)は,P/S変換回路1093に送り込まれ,ここでFLA
G1099A,局番1099B,CRC1099Cを付加され,パケット(図16のB列)に
変換される。かくして,機械入出力I/Fリモート#1∼#8へのパケット(図16のB列)
()。()が並んだシリアルデータ図16のA列が生成されるこのシリアルデータ図16のA列
は,双方向シリアルI/F1095を通って,図12の機械入出力I/Fリモート#1∼#8
に送信される。
【0079】機械入出力I/Fリモート404では,送信されてきたシリアルデータ(図16
のA列)が,図13の双方向シリアルI/F1095を通って,機械入出力I/FリモートI
C1100に入力される。そして,S/P変換回路1094に入力される。S/P変換回路1
094は,シリアルデータ(図16のA列)のFLAG,局番,CRCから判定して,自分の
局番のパケット(図16のB列)のみを取り出す。そして,そのパケット(図16のB列)の
データ(図16のC列)を取り出して,8bit×8個のパラレルデータに変換し,シフトレ
ジスタ1097に順に送る。シフトレジスタ1097は,8bit×8個のデータを保持した
後,通常モードであるため,ラッチ回路#7∼#0に引き渡す。ラッチ回路1077Aは,ド
ライバ4031を介して,接点出力403へ値を出力する。
【0080】数値制御装置1から機械入出力I/Fリモート#1∼#8へのコマンドの送信動
作は,図17に示すタイムチャートを用いるが,実質的には前述の数値制御装置1から機械入
出力I/Fリモート#1∼#8への出力動作と同様にして行われる。機械入出力I/Fリモー
ト404では,送信されてきたコマンドをコマンドレジスタ1098にラッチし,サンプリン
グクロック&シーケンス回路1087Bに入力する。
【0081】次に,機械入出力I/Fリモート#1∼#8から数値制御装置1への入力動作に
ついて説明する図13の64点の接点入力#1∼#8から#71∼#78はディジタルフィ。,
ルタ#1∼8から#71∼#78でサンプリングされる。サンプリング周期はサンプリングク
,,ロック&シーケンス回路1087Bにより決められるが図17のD列に示すコマンドにより
8個の接点入力毎に,調整モード,フィルタOFF,マニュアル設定等の制御が可能になって
いる。ディジタルフィルタ#1∼8から#71∼#78でサンプリングされたデータは,ラッ
チ回路#0∼#7にラッチされる。ラッチ#0∼#7の出力は,図18のC列に示すように,
ラッチ回路#7∼#0の順にマルチプレクサ1103で選択され,P/S変換回路1093に
入力される。
【0082】P/S変換回路1093は,FLAG1099A,局番1099B,CRC10
99Cを付加してパケット(図18のB列)を生成する。そして,そのパケット(図18のB
列)を,双方向シリアルI/F1095を介して,シリアルBUSに送出する。ただし,図1
8のA列に示すように,リフレッシュ周期を8分割して各機械入出力I/Fリモート#1∼#
8に割り当てており,各機械入出力I/Fリモート404は,自己に割り当てられた期間にパ
ケット(図18のB列)を送出する。
【0083】シリアルBUSに送出されたシリアルデータ(図18のA列)は,図14の双方
向シリアルI/F1095を通って,機械入出力I/FホストIC1110のS/P変換回路
1094Aに入力される。S/P変換回路1094Aは,シリアルデータ(図18のA列)を
(),,各機械入出力I/Fリモート#1∼#8のパケット図18のB列に分解しそのFLAG
局番,CRCをチェックする。次に,各パケットを8bitごとのパラレルデータに変換し,
シフトレジスタ1097に送る。シフトレジスタ1097は,8bit×8個のデータを保持
した後,順に受信用レジスタファイル#1から#8のラッチ回路#0∼#7に引き渡す。ラッ
チ回路1077のラッチしているデータは,データバスを介して,CPU101によりリード
される。
【0084】なお,図14のラッチ回路1077の出力を,適当なタイミングで,マルチプレ
クサ1103に入力すれば,エコーバック機能が可能になる。また,図16∼図18では,送
信データ,受信データがあたかも連続して送られているように図示されているが,実際には,
データが衝突しないように,例えば図19のように交互に送信/受信が繰り返される。この制
御は,機械入出力I/FホストIC1110および機械入出力I/FリモートIC1100の
内部の制御回路(図示せず)により行われる。
【0085】以上により,CPU101のMPU1011は,機械入出力I/Fホスト107
のレジスタファイル1001,1104をリード/ライトすることで,離れた場所に置かれた
機械入出力I/Fリモート404に接続される接点入力402,接点出力403に対して,R
AMへのアクセスと全く同じようにアクセスできることが判る。そこで,上記接点信号入力&
,。」()。出力回路の方式を接点入出力リモートRAM方式という第9頁16欄∼第11頁19欄
上記甲第4号証の記載において,その段落0079に記載された(機械入出力I/Fリモー
トICの)ラッチ回路#7∼#0は,接点出力へ値を出力するのだから,出力用ラッチ回路と
いうことができ同じく段落0081に記載された機械入出力I/FリモートICのラッ,,()
チ回路#0∼#7は,接点入力からデータが入力されるのだから,入力用ラッチ回路というこ
とができる。
また,図19等の記載によれば,機械入出力I/Fホスト(以下「ホスト」という)と機,。
械入出力I/Fリモート(以下「リモート」という)間の通信は,送信の「パケットが一斉,。
にサイクリックに自動的に送信」され,受信の「パケットが逐次にサイクリックに自動的に送
信」されるとともに,ホストと複数のリモート間で「サイクリック自動通信方式」の通信が行
われるものであるということができる。
また,ここで,ホストからリモートへ送信されるパケット,及びホストがリモートから受信
するパケットは,それぞれ「下りパケット」及び「上りパケット」ということができる。,
すると,上記甲第4号証の記載及び添付図面によれば,上記甲第4号証には下記の発明(以
下「甲4発明」という)が開示されていると認められる。,。
「1台のIC化されたホストと複数台のIC化されていてかつ自装置アドレス符号が設定され
るリモートとがシリアル通信線を介して相互接続されて構成され上記ホストから上記リモー,,
ト宛に,出力データの組み込まれた下りパケットを一斉にサイクリックに自動的に送信し,複
数台のリモートの中から順次に択一的に選択される1台づつの上記リモートから上記ホスト宛
に,入力データの組み込まれた上りパケットを逐次にサイクリックに自動的に送信するサイク
リック自動通信方式のシステムであって,
上記ホストは,上記出力データと上記入力データとをそれぞれ読み取り可能に記憶する送信
用レジスタファイル♯1∼8と受信用レジスタファイル♯1∼8と,上記下りパケットの送信
と上記上りパケットの受信を制御する,ホストの内部の制御回路とから成り,
上記送信用レジスタファイル♯1∼8と受信用レジスタファイル♯1∼8は,i番目の下り
パケットに組み込まれるi番目の出力データをi番目対応の送信用レジスタファイル♯iに読
み取り可能に記憶し,i番目の上りパケットに組み込まれていたi番目の入力データをi番目
対応の受信用レジスタファイル♯iに読み取り可能に記憶する送信用レジスタファイル♯1∼
8と受信用レジスタファイル♯1∼8であり,
上記ホストの内部の制御回路及びリモートの内部の制御回路は,i−1番目のリモート宛の
,,i−1番目の下りパケットの送信が完了してからi−1番目の上りパケットを受信した後に
タイムチャートに従って,上記送信用レジスタファイル♯iから読み取られたi番目の出力
データとi番目の局番とが組み込まれたi番目の下りパケットをシリアル通信線経由で送信
し,該i番目の下りパケットの送信の後に,i番目のリモートに割り当てられた期間に,i番
目の入力データの組み込まれたi番目の上りパケットをi番目のリモートからシリアル通信線
経由で受信し,該i番目の入力データをi番目対応の上記受信用レジスタファイル♯iに書き
込むことを特徴とし,
上記リモートは,シリアル通信線経由で受信した上記i番目の下りパケットに組み込まれて
いるi番目の局番が自己の局番として設定されているi番目の局番と一致するときに,上記i
番目の下りパケットに組み込まれているi番目の出力データを出力用ラッチ回路でのポート出
力データとして出力するとともに,i番目のリモートに割り当てられた期間に,入力用ラッチ
回路からのポート入力データがi番目の入力データとして組み込まれた上記i番目の上りパ
ケットをシリアル通信線経由で送信することを特徴とし,さらに,
上記i番目対応の送信用レジスタファイル♯iに読み取り可能に記憶されている出力データ
のビット群の構成と上記出力用ラッチ回路から出力されるポート出力データのビット群の構成
とが同一形態であり,上記i番目対応の受信用レジスタファイル♯iに読み取り可能に記憶さ
れている入力データのビット群の構成と上記入力用ラッチ回路から入力されるポート入力デー
タのビット群の構成とが同一形態であり,
前記送信用レジスタファイル♯1∼8と受信用レジスタファイル♯1∼8内のデータビット
群が,前記複数のリモート毎に記憶ファイルを分割して設定したサイクリック自動通信方式の
システム」。」
(4)本件特許発明1と甲4発明の一致点及び相違点の認定について
「a)甲4発明の「シリアル通信線「ホスト「リモート,は,それぞれ本件特許発明」,」,」
1の「デジタル通信回線(3「中央装置(1「端末装置(2」に相当することが明ら)」,)」,)
かである。
b)本件特許発明1の構成要件である「逐次にサイクリックに」等を踏まえれば,本件特許
発明1では,1台の端末装置を含むことを否定するものではないが,複数台の端末装置を前提
にしていると解釈することが自然であるから,甲4発明の「複数台のリモート」と本件特許発
明1の「1台又は複数台の端末装置(2」との間には,実質的に差異はない。)
c)甲4発明の「下りパケット「上りパケット」と,本件特許発明1の「コマンドパケッ」,
ト「レスポンスパケット」は,それぞれ,中央装置から端末装置への送信なのか,端末装置」,
から中央装置への送信なのかという点からみて「下りパケット「上りパケット」という点,」,
で一致する。
d)甲4発明の「ホストの内部の制御回路」と本件特許発明1の「ステートマシーン」は,
「通信制御手段」という点で一致する。
e)甲4発明の「送信用レジスタファイル♯1∼8と受信用レジスタファイル♯1∼8」と
本件特許発明1の「メモリ」は「記憶手段」という点で一致する。,
f)甲4発明のi番目対応の「送信用レジスタファイル♯i,i番目対応の「受信用レジ」
スタファイル♯i」は,それぞれ本件特許発明1の「i番目対応の出力データ記憶領域「i」,
番目対応の入力データ記憶領域」に相当することが明らかである。
g)甲4発明の「出力用ラッチ回路「入力用ラッチ回路「局番」は,それぞれ本件特許」,」,
発明1の「出力ポート(22「入力ポート(21「端末装置アドレス符号」に相当する)」,)」,
ことが明らかである。
h)甲4発明では,複数のリモート内の「出力用ラッチ回路」及び「入力用ラッチ回路」の
ビット群の構成と,ホスト内の送信用レジスタファイル及び受信用レジスタファイルのビット
群の構成とを,それぞれ同一形態とする点,甲第4号証の段落0085に「接点入出力リモー
トRAM方式」旨,記載されている点を踏まえれば,甲4発明のシステムも「電子配線システ
ム」であるということができる。
すると,本件特許発明1と甲4発明は,次の点で一致し,相違する。
(一致点)
「1台のIC化された中央装置と1台又は複数台のIC化されていてかつ端末装置アドレス符
号が設定される端末装置とがデジタル通信回線を介して,相互接続されて構成され,上記中央
装置から上記端末装置宛に,出力データの組み込まれた下りパケットを一斉にサイクリックに
自動的に送信し,1台又は複数台の端末装置の中から順次に択一的に選択される1台づつの上
記端末装置から上記中央装置宛に,入力データの組み込まれた上りパケットを逐次にサイク
リックに自動的に送信するサイクリック自動通信方式の電子配線システムであって,
,,上記中央装置は上記出力データと上記入力データとを読み取り可能に記憶する記憶手段と
上記下りパケットの送信と上記上りパケットの受信とを,制御する通信制御手段とから成り,
上記記憶手段は,i番目の下りパケットに組み込まれるi番目の出力データをi番目対応の
出力データ記憶領域に読み取り可能に記憶し,i番目の上りパケットに組み込まれていたi番
目の入力データをi番目対応の入力データ記憶領域に読み取り可能に記憶する記憶手段であ
り,
上記通信制御手段は,i−1番目の端末装置宛のi−1番目の下りパケットの送信が完了し
てから,i−1番目の上りパケットの受領期間が経過した後に,上記記憶手段のi番目対応の
出力データ記憶領域から読み取られたi番目の出力データとi番目の端末装置アドレス符号と
が組み込まれたi番目の下りパケットをデジタル通信回線経由で送信し,該i番目の下りパ
ケットの送信が完了した後に,i番目の入力データの組み込まれたi番目の上りパケットをi
番目の端末装置からデジタル通信回線経由で受信し,該i番目の入力データを上記記憶手段の
i番目対応の入力データ記憶領域に書き込むことを特徴とし,
上記端末装置は,デジタル通信回線経由で受信した上記i番目の下りパケットに組み込まれ
ているi番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているi
番目の端末装置アドレス符号と一致するときに,上記i番目の下りパケットに組み込まれてい
るi番目の出力データを出力ポートでのポート出力データとして出力するとともに,入力ポー
トからのポート入力データがi番目の入力データとして組み込まれた上記i番目の上りパケッ
トをデジタル通信回線経由で送信することを特徴とし,さらに,
上記記憶手段のi番目対応の出力データ記憶領域に読み取り可能に記憶されている出力デー
タのビット群の構成と上記出力ポートから出力されるポート出力データのビット群の構成とが
同一形態であり,上記記憶手段のi番目対応の入力データ記憶領域に読み取り可能に記憶され
ている入力データのビット群の構成と上記入力ポートから入力されるポート入力データのビッ
ト群の構成とが同一形態であり,
前記記憶手段内のデータビット群が,前記複数の端末装置毎に記憶手段領域を分割して設定
したサイクリック自動通信方式の電子配線システム」。
(相違点1)
分説aについて,端末装置アドレス符号が,本件特許発明1では外部から設定されるのに対
し,甲4発明では,どこから設定されるか不明な点。
(相違点2)
分説a,b,d,eについて,中央装置から端末装置宛の下りパケット,及び端末装置から
中央装置宛の上りパケットの送信・受信が,本件特許発明1では,コマンドパケットとレスポ
ンスパケットの組を含む通信方式(以下「コマンド・レスポンス方式」という)であるのに,。
対し,甲4発明では,タイムチャートに従って送信される下りパケットと,自己の端末に割り
当てられた期間に送信される上りパケットを含む時間同期方式である点。
(相違点3)
分説c,gについて,記憶手段が,本件特許発明1ではメモリであり,端末装置毎に分割さ
れ,出力データ及び入力データ毎の記憶領域からなるのに対し,甲4発明では,端末装置毎に
個別に設けられた出力データ用の送信用レジスタファイル♯1∼8と,端末装置毎に個別に設
けられた入力データ用の受信用レジスタファイル♯1∼8のように個別のファイルからなる
点。
(相違点4)
分説bについて,通信制御手段が,本件特許発明1では「プログラムによる通信制御に基づ
かないで,回路の駆動で制御するステートマシーン」であるのに対し,甲4発明では,ホスト
の内部の制御回路である点。
(相違点5)
分説dについて,通信制御手段が,本件特許発明1では「i−1番目の端末装置(2)宛の
i−1番目のコマンドパケットの送信が完了した直後に,又は,i−1番目のコマンドパケッ
トの送信が完了してから,i−1番目のレスポンスパケットの受領期間が経過した直後に,上
記メモリ(4)のi番目対応の出力データ記憶領域から読み取られたi番目の出力データとi
番目の端末装置アドレス符号とが組み込まれたi番目のコマンドパケットをデジタル通信回線
(3)経由で送信し,該i番目のコマンドパケットの送信が完了した後に,i番目の入力デー
()タの組み込まれたi番目のレスポンスパケットをi番目の端末装置からデジタル通信回線3
経由で受信」するのに対して,
「,甲4発明ではi−1番目の端末装置宛のi−1番目の下りパケットの送信が完了してから
i−1番目の上りパケットを受信した後に,タイムチャートに従って,上記記憶手段のi番目
対応の出力データ記憶領域から読み取られたi番目の出力データとi番目の端末装置アドレス
符号とが組み込まれたi番目の下りパケットをデジタル通信回線経由で送信し,該i番目の下
りパケットの送信の後に,i番目の端末装置に割り当てられた期間に,i番目の入力データの
組み込まれたi番目の上りパケットをi番目の端末装置からデジタル通信回線経由で受信」す
るものの,本件特許発明1の「又は」の前段に係る構成を有していないとともに「又は」の,
後段に係る構成では,本件特許発明1では「コマンド・レスポンス方式」の通信により,引,
き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送信されるのに対し,
甲4発明では時間同期方式の通信により,引き続く下りパケットが先行する上りパケットの単
に「後に」送信される点」。
(5)相違点4,5について
「…相違点4に係る本件特許発明1の「プログラムによる通信制御に基づかないで,回路の
駆動で制御するステートマシーン」という構成によって,相違点5に係る本件特許発明1の構
成のように制御されるのであるから,相違点4と相違点5は因果関係を有するものとして,一
体的に検討することが必要である。
先ず相違点4に関し本件特許発明1のステートマシーンに対比される甲4発明のホ,,「」「
ストの内部の制御回路」について,これが「プログラムによる通信制御に基づかないで,回,
路の駆動で制御するのかどうか検討すると甲第4号証の段落0084では実際にはデー」,「,
,。,タが衝突しないように例えば図19のように交互に送信/受信が繰り返されるこの制御は
機械入出力I/FホストIC1110および機械入出力I/FリモートIC1100の内部の
制御回路(図示せず)により行われる」と記載されるにとどまり「プログラムによる通信制。,
,」。御に基づかないで回路の駆動で制御する旨の記載は当段落及びその前後には見あたらない
一方,前記調書において請求人は「数値制御装置とリモートとのシリアル通信がCPUを,
必要としないとの根拠は,甲第4号証の段落0026の「第4」の記載が根拠である」旨主。
張するので,段落0026を参照すると,そこには「第4に,数値制御装置と操作ボードが,
シリアル通信線を通じて通信を行なうことを,CPUを必要とせずに可能にする信号入力回路
を提供する」旨,記載されている。。
当該記載は,段落0026の冒頭からの「本発明は,上記問題点を解消するためになされた
もので,第1に…,第2に…,第4に…」という記載の一部であるから「上記問題点」を解,
消するためのものであることが明らかであるところ,段落0024に「また,数値制御装置と
シリアル通信線を通じて通信を行なう操作ボードは,CPUを設けるため,ハードウエアが高
価で複雑になる問題点があった。さらに,数値制御装置本体のCPUのソフトウエアが複雑に
なる問題点があった」と「上記問題点」が指摘されている。更にその問題点が生じる背景と。
して,段落0012に「一方,これらのコントローラを有しない場合は,機械操作ボード20
5のランプへの出力信号と同様に,シリアル通信線を通じて,操作ボード20に送信する。シ
リアル通信線で送信する場合は,通信のためのCPUを操作ボード20に設けるのが一般的で
ある」と記載されている。。
この段落0024の記載によれば,CPUを設けるのは,操作ボードであり,更にその理由
は,段落0012の記載によれば,数値制御装置と操作ボード間をシリアル通信で送信するか
らである。
よって,上記問題点を解消する段落0026の「第4」の「CPUを必要とせず」は「操,
作ボードに必要とせず」の意味であることが明らかである。
一方,本件特許発明1の「プログラムによる通信制御に基づかないで,回路の駆動で制御す
るステートマシーン」は,中央装置側の構成,即ち,甲4発明でいえば,ホスト側の構成にあ
たるところ,甲第4号証の例えば25頁の図20を参照すると,数値制御装置1側にCPU及
びPLCメモリが明示されるように,ホスト側にCPUが存在することは明らかである。
,「」,そして段落0008のPLCメモリ102に書き込まれているコントロールプログラム
段落0009の「前記コントロールプログラムには,…(中略)…,操作ボード20の表示画
面201に設定表示されたデータなどの処理を行う設定表示プログラム等がある,段落00。」
12の「設定表示プログラムは,操作ボード20との間のインタフェースを受け持ち,…」等
の記載によれば,数値制御装置側には,CPU,及び操作ボード20との間のインタフェース
を受け持つ設定表示プログラムを記憶したPLCメモリが必要なことが明らかである。
この段落0008∼0012の記載は,図25の従来の技術に関するものであるが,例えば
25頁の図20の実施例5においても,数値制御装置1側に操作ボード側との通信のためのイ
ンターフェースが必要であることに変わりは無く,そのインターフェースを実行させるための
プログラムがPLCメモリに記憶され,前記ホスト(中央装置)側のCPUによって処理され
ると解釈することが自然である。
このように,甲第4号証の25頁の図20の実施例5では,ホスト側と操作ボードとの間の
シリアル通信は「プログラムによる通信制御に基づかないで,回路の駆動で制御」されるも,
のではないから,当該図のとおり,操作ボードと共通の通信線を使用する複数のリモートと,
ホスト側との間のシリアル通信もまた「プログラムによる通信制御に基づかないで,回路の,
駆動で制御」されるものではないことが自明である。
以上により,甲第4号証の段落0026の「第4」の記載は,操作ボードにCPUを必要と
しないことを指すものの,数値制御装置側にCPUを必要としないことを指すものではなく,
また,このように操作ボードにCPUを設けない場合であっても,数値制御装置側と操作ボー
ドとの間の通信のためのインターフェース,及びそのインターフェースを実行させるためのプ
ログラムが数値制御装置側に必要なことには変わりはないから,甲第4号証のホスト側に「プ
ログラムによる通信制御に基づかないで,回路の駆動で制御するステートマシーン」が開示さ
れているという請求人の主張には根拠が無いというほかはない。
また,甲第4号証の記載全体を参照しても,中央装置と端末装置間を「プログラムによる通
信制御に基づかないで,回路の駆動で制御する」旨の記載や示唆は,何処にも見あたらない。
次に,相違点5に関し検討するに,口頭審理の陳述要領で請求人が主張する「又は」の後段
に係る構成について先に述べれば,前記のとおり,本件特許発明1では「コマンド・レスポ,
ンス方式」の通信により,引き続くコマンドパケットが,先行するレスポンスパケットの「直
後に」送信されるのに対し,甲4発明では時間同期方式の通信により,引き続く下りパケット
が先行する上りパケットの単に「後に」送信される点で相違するところ,このうち,時間同期
方式に代えてコマンド・レスポンス方式を採用し,相違点2に係る本件特許発明1のように構
,「」。成することは前記相違点2についてで述べたように当業者が容易になし得ることである
一方「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送信され,
る」における「直後に」は,技術的にどの程度「直後」の意味なのかについて,その技術的意
義を把握するため,口頭審理の調書に記載されたとおり,本件特許の明細書の段落0098∼
0100,0118の記載を参照すると,そこに,
「0098】本発明に係るサイクリック自動通信による電子配線システムを上記のようにフ【
ルデュープレックス方式で動作させた場合の全体動作に要する時間は下記のように極めて小さ
なものとなる。即ち,プログラムを駆動させるマイクロプロセッサを介さないで回路の駆動制
御により通信制御をするため,マイクロプロセッサの処理能力に依存しないで処理スピードを
上げ,伝送レートを上げることができる。
【0099】例えば,データ伝送レートが12Mbpsであるとすれば,例えば51ビットか
らなる1フィールドのコマンドパケット及びレスポンスパケットの送信所要時間は,
(1/12Mbps)×51ビット=4.25μsec.
となる。従って,例えば,4個の端末装置2の全体の動作所要時間は,
4.25μsec.×4フィールド=17μsec.
となる。
【0100】通常のコンピュータ制御における入出力の実用動作速度は1msec程度である
ことから,上記17μsec.の動作速度は,伝送時間が殆どゼロであるといっても過言では
ないような極めて速いものである,。」
「0118】ハーフデュープレックス方式の通信における端末装置2の動作は,フルデュー【
プレックス方式と同じであるが,中央装置1は,図13に示すように,送信時間中は受信をし
ない。従って,ハーフデュープレックス方式での通信所要時間はフルデュープレックス方式の
場合の2倍となるが,送信と受信とに共通の通信線を使用することができるので,デジタル通
信回線3は2本の電線に省配線化される」旨,記載されている。。
上記記載の内,段落0118の記載が,本件特許発明1の「又は」の後段に係るもの(ハー
フデュープレックス)であるところ,その記載によれば,中央装置は送信時間中は受信しない
ものの,端末装置の動作はフルデュープレックス方式と同じであるとされており,第14頁の
図13を参照すると,4つのコマンドパケットと4つのレスポンスパケット全体の所要時間が
「1/12Mbps)×51ビット×8フィールド=34μsec」であることが明示され(.
ている。
当該記載によれば「又は」の後段の「直後に」は,この34μsecの時間に対し無視で,
きる程度の時間であって,通常のコンピュータ制御における入出力(プログラムによる通信制
御に基づくものと解釈される)の実用動作速度が1msec程度であるのに比較し,特段の高
速性を持ってコマンド・レスポンスの送受信を繰り返すという技術的意義を有すると解するこ
とが相当である。そして,この高速性は,前記段落0098の記載によれば,プログラムによ
る通信制御では実現できず,回路の駆動で制御されて初めて,得られるものであることが明ら
かである。
一方,甲第4号証には,このような技術的意義を有する「直後に」の記載及び示唆は何処に
も見あたらないばかりか,甲4発明は時間同期方式に係るものであり,タイムチャートに従っ
て下りパケットを送信し,自己の端末に割り当てられた期間に上りパケットを送信する方式で
あるところ,前記「相違点2について」で述べたように,この甲4発明のものを,周知のコマ
ンド・レスポンス方式で置き換えることは当業者が容易になし得るものであるものの,前記し
たとおり,甲第4号証には「プログラムによる通信制御に基づかないで,回路の駆動で制御,
する」通信制御手段の記載や示唆は,何処にも見あたらないのだから,置き換えられたコマン
ド・レスポンス方式の通信において更に上記技術的意義を有する引き続くコマンドパケッ,,「
トが,先行するレスポンスパケットの「直後に」送信される」点についてまで開示があるとい
うことはできないばかりか,容易になし得るものということもできない。
続いて又はの前段に係る相違点5の構成について検討するとこれがフルデュープレッ,「」,
クス(全二重)の通信方式であるところ「フルデュープレックス(全二重)の通信方式」そ,
れ自体は,周知であり,この周知技術を甲第4号証に記載された発明に適用することは容易に
なし得るといえなくもないが「引き続くコマンドパケットが,先行するコマンドパケットの,
「直後に」送信される」点のうちの「直後に」の構成については,前記「又は」の後段に係る
構成で述べたことと同様で,前記段落0100に記載された「17μsec」の時間に対し.
無視できる程度の時間であって,通常のコンピュータ制御における入出力(プログラムによる
通信制御に基づくものと解釈される)の実用動作速度が1msec程度であるのに比較し,特
段の高速性を持ってコマンド・レスポンスの送受信を繰り返すという技術的意義を有すること
が明らかである。そして,この高速性は,前記段落0098の記載によれば,プログラムによ
る通信制御に基づかないで,回路の駆動で制御される結果,得られるものであることが明らか
である。
前記周知の「フルデュープレックス(全二重)の通信方式」は,このような技術的意義を有
する「直後に」の構成を含めて周知ということはできず,また,この特段の高速性は「プロ,
グラムによる通信制御に基づかないで,回路の駆動で制御する」通信制御手段の構成を有しな
い周知技術から容易になし得るものでもない。
以上により,甲第4号証には「プログラムによる通信制御に基づかないで,回路の駆動で,
制御する」通信制御手段の点,及びコマンド・レスポンス方式の通信において,前記技術的意
義を有する「引き続くコマンドパケットが,先行するコマンドパケットの「直後に」送信され
る」点に係る構成(又は」の前段,又は「引き続くコマンドパケットが,先行するレスポン「)
スパケットの「直後に」送信される」点に係る構成(又は」の後段)については,開示も示「
唆もなく,また,容易になし得るものでもないということが相当である。
次に,甲第4号証以外について,当該相違点に係る構成の開示があるかどうか検討する。
前記無効審判請求書の第81頁の記載によれば,請求人は,本件特許発明1の分説bの「プ
ログラムによる通信制御に基づかないで,回路の駆動で制御するステートマシーン」という構
成,及びコマンド・レスポンス方式の通信において,前記技術的意義を有する「引き続くコマ
,「」」(「」ンドパケットが先行するコマンドパケットの直後に送信される点に係る構成又は
の前段,又は「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送)
信される」点に係る構成(又は」の後段)について(分説dの構成)は,甲第4号証∼甲第「
6号証,甲第8号証,及び甲第9号証に開示があると主張するので,前記のとおり検討済みの
甲第4号証を除き,甲第5号証から順に検討する。
(甲第5号証について)
請求人は,陳述要領書に添付した「甲第5号証比較対照(象」は誤りと認定)表」の第6「
∼7頁でプログラムによる通信制御に基づかないでは甲第5号証の段落0017のO,「,」,「
S505は,シリアル伝送インタフェース回路540に伝送指令を行ってから,伝送の終了が
通知されるまで,シリアル伝送情報処理装置に一切関与しない,及び段落0012の「中央。」
制御部501のオペレーティングシステム(以下,OSと称する)505」の記載を根拠とし
て,甲第5号証に記載されたものであると主張する。
そこで甲第5号証の記載を検討すると,段落0017によれば「OS505は,シリアル,
伝送インタフェース回路540に伝送指令を行ってから,伝送の終了が通知されるまで,シリ
。」,,アル伝送情報処理装置に一切関与しないのであるが一般にコンピュータの分野において
OS(オペレーティングシステム)は,基本プログラムであって,通常,その基本プログラム
の上で稼働されるアプリケーションプログラムが備えられることが周知慣用である。
従って,OSは関与しないものの,明示のないアプリケーションプログラムが関与する可能
性が否定できない。そして,OSが関与しないシリアルインターフェース回路の処理とは,段
落0012によれば「送信バッファ503−Sのコマンド部が「実行」であるとシリアル伝,
,「」,送を実行し送信バッファ503−Sのコマンド部が停止となるまで連続して伝送を行い
上記「停止」をフェッチすることにより,OS505へ伝送の終了を通知する」というもので
,「「」,」,「「」」あるところコマンド部が実行であると…やコマンド部が停止となるまで…
というように,コマンド部の内容を解釈して分岐する処理は,プログラムにより処理されるこ
とが周知慣用であるほか「フェッチすることにより,OS505へ伝送の終了を通知する」,
,,というフェッチの手法はマイクロプロセッサを使った処理で周知慣用であることに照らせば
OSが関与しないシリアルインターフェース回路の処理は,むしろプログラムによるものであ
ることが示唆されると言うべきである。
また,甲第5号証の他の記載部分や図面を参照しても「プログラムによる通信制御に基づ,
かないで,回路の駆動で制御する」旨の記載や示唆は見あたらない。
次に,相違点5に係る本件特許発明1の構成については,甲第5号証の例えば段落0014
の「この伝送交換方式は,一般にポーリング・セフ(フはレクの間違いか)ティング方式」の
,,記載からみてコマンド・レスポンスの方式の通信について開示があると認められるとともに
,「,(「」同様に例えば段落0016のI/O装置520−2は直ちに送出データ装置番号Y
と入力データ)の伝送フレーム611−2を送出し」の記載からみて,コマンドパケット送,
信後,直ちにレスポンスパケットを送出することの記載はあるものの「引き続くコマンドパ,
ケットが,先行するコマンドパケットの「直後に」送信される」点に係る構成(又は」の前「
段,又は「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送信さ)
れる」点に係る構成(又は」の後段)については,何れも記載が見あたらない。「
そして,仮に,甲第5号証において,前記「又は」の後段のような構成が読み取れるとして
も,甲第5号証には「プログラムによる通信制御に基づかないで,回路の駆動で制御する」,
について開示がないのであるから,本件特許発明1の前記技術的意義を有する「引き続くコマ
,「」」(「」ンドパケットが先行するコマンドパケットの直後に送信される点に係る構成又は
の前段,又は「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送)
信される」点に係る構成(又は」の後段)については,何れも開示や示唆があるということ「
はできない。
よって,甲第5号証には「プログラムによる通信制御に基づかないで,回路の駆動で制御,
する」通信制御手段の点,及びコマンド・レスポンス方式の通信において,前記技術的意義を
有する「引き続くコマンドパケットが,先行するコマンドパケットの「直後に」送信される」
点に係る構成(又は」の前段,又は「引き続くコマンドパケットが,先行するレスポンスパ「)
ケットの「直後に」送信される」点に係る構成(又は」の後段)については,開示も示唆も「
ないということが相当である。
(甲第6号証について)
請求人は,陳述要領書に添付した「甲第6号証比較対照(象」は誤りと認定)表」の第7「
∼9頁で,本件特許発明1の「プログラムによる通信制御に基づかないで」及び「回路の駆,
動で制御するステートマシン」の構成に対し,甲第6号証の第2頁左下欄第15∼20行の
「従って,本発明のデータ伝送方式では,最初に中央処理装置がスタート信号を発生するのみ
で,その後は全て送信制御,受信制御,および送受信DMAが行なわれることにより,データ
伝送は中央処理装置とは無関係に行なうことができ,もってデータ転送を高速に行なうことが
可能となる」旨の記載を引用し,更にDMAは「CPUが管理しているメモリに対し,CP。
Uの機能を使うことなく,独自に,直接メモリとのやり取りを行う手法,もしくはそのような
機能を持つ回路を指す」旨,主張する。。
同様に請求人は先のレスポンスパケットの受領期間が経過した直後に次のコマンドパケッ,「
トを送信する」点について「甲第6号証比較対象表」の第11∼12頁で,甲第6号証の第,
3頁右下欄9行∼第4頁左上欄7行,及び第4頁右上欄4行∼10行目を引用する。
そこで,検討すると,前記記載のほか,甲第6号証の第5頁左上欄9∼14行に「以上説明
したように本発明によれば,1対N構成で親局のみ送信権を有しているポーリング伝送方式に
おいて,中央処理装置を介在することなくデータを伝送することができ,もって高速にデータ
伝送を行なうことが可能なデータ伝送方式が提供できる」旨,記載されているから,コマン。
ド・レスポンス方式の通信が開示されているということができる。
そして,甲第6号証のDMAがプログラムを使わないかどうかは,甲第6号証には明示が無
くまた口頭審理陳述要領の作成にあたり当審合議体は請求人に対しDMAがプロセッ,,,,,
サを有さない根拠を求めたところ,その回答が無いのであるが,古い年代のDMAを中心に,
プログラムを使わないで処理することは知られているから,甲第6号証のDMAは「プログラ
ムによる通信制御に基づかないで,回路の駆動で制御する」通信制御手段であるといえなくも
ない。
しかし,甲第6号証のものは,その第3頁右上欄6行∼右下欄6行の記載,及び第4頁右上
欄11行∼左下欄16行の記載によれば,子局(端末装置に相当)にも受信DMAと送信DM
A,及びメモリが備えられているところ,請求人が述べるように「CPUが管理しているメモ
リに対し,CPUの機能を使うことなく,独自に,直接メモリとのやり取りを行う」旨の記載
,()。,によれば子局端末装置に相当にもメモリ管理のためのCPUの存在が示唆されるまた
第4頁右上欄2∼4行の「また,上記比較部16での比較結果,両者が一致していなければ応
答無しとして,子局同士の伝送終了を監現する」旨の記載によれば,甲第6号証では,子局。
(端末装置に相当)同士の送受信を可能とするものであるところ,そのためには,子局内にも
メモリアクセス用のCPUが必要となることは通常であるから,この点から見ても,子局(端
末装置に相当)にもCPUの存在が示唆されるのである。
したがって,端末装置の構成は中央装置の構成と基本的に変わらず,簡素化とはおよそかけ
離れた構成を有するものである。
一方,甲4発明では,前記したとおり,端末装置にCPUを設けず,その構成を簡素化する
ことが目的・効果である(例えば,甲第4号証の段落0023∼0026や0093参照)と
,,,,ころこのような甲4発明に対し当該甲第6号証のように端末装置に複数のDMAを備え
,,CPUの存在も示唆されるという簡素化とはおよそかけ離れた構成のものを適用することは
当業者にとって思いもよらないことであり,適用に動機付けがないというべきである。
更にいえば,甲第6号証の第1頁左下欄の「2.特許請求の範囲」の「この送信の際に予め
設定された自局アドレスと前記送信フレーム上の送信元局アドレスとを比較して,この結果両
者が一致している場合には子局からの応答待ち状態となるようにし,また両者が一致していな
い場合には応答無しとして伝送ラインの空き待ち状態となるように受信時の診断切換えを行な
い」旨の記載「一方子局側では,前記親局からの伝送フレームフォーマット上の送信元局ア,
ドレスと送信先局アドレスとを交換して,当該伝送フレームフォーマット上の送信元局アドレ
スが親局であるか否かを判別し」旨の記載,及び第4頁右上欄2∼4行の「また,上記比較,
部16での比較結果,両者が一致していなければ応答無しとして,子局同士の伝送終了を監現
する旨の記載によれば甲第6号証では親局は受信時の診断切換を備え条件によっ。」,,「」,
て,伝送ラインの空き待ち状態となる一方,子局側でも,送信元局が親局であるか否かを判別
した上で,子局同士の送受信を可能とするものであるから,DMAによって高速にデータ伝送
を行なうことができるとしても,本件特許発明1のように,中央装置と複数の端末装置の間を
コマンド・レスポンス方式で逐次にサイクリックに自動的に送受信するというような,中央装
置と複数の端末装置の間の通信のみに特化し,コマンド・レスポンス通信の特段の高速化を求
めるものとは,構成のみならず,発明が解決する課題,目的,効果においても,相違すること
が明白である。
よって,この点から見ても,甲4発明に対し,当該甲第6発明を適用することは,思いもよ
らないことであり,適用に動機付けがないというべきである。
また,仮に,甲6発明を甲4発明に適用したとしても,その場合,甲4発明の出力用ラッチ
回路及び入力用ラッチ回路を,甲6発明の子局のメモリで置換えると考えることが自然である
ほか,子局(端末装置)同士の送受信を可能にするための診断切り替え手段を備えることとな
るがこの場合本件特許発明1の出力ポート及び入力ポートの構成及び当該ポートからデー,,,
タを入出力するための構成が欠落してしまうとともに,メモリの記憶構造も,子局同士の通信
,,。のため本件特許発明1のものと異なったものにならざるを得ずまた余分な構成も発生する
よって,本件特許発明1は,単にその適用に甲4発明に甲6発明を適用しただけでは構成で
きず,更に相違を埋めるための創意工夫を要するものであるから,本件特許発明1は甲4発明
に甲6発明を適用して,容易になし得るものとは言えない。
以上により,甲第6号証に記載されたものは,甲4発明に適用することは,思いもよらない
ことであり,動機付けがないというべきである。また,仮に適用したとしても,更に相違を埋
めるための創意工夫を要するものであるから,本件特許発明1を容易に想到し得るものという
ことはできない。
(甲第8号証について)
請求人は,陳述要領書に添付した「甲第8号証比較対照(象」は誤りと認定)表」の第2「
/6頁で,本件特許発明1の「プログラムによる通信制御に基づかないで,回路の駆動で制御
するステートマシン」の構成に対し,甲第8号証の第2頁右上欄第15∼18行の「中央処理
ユニットlはあらかじめ設定されているプログラムに従って親局2からの入力データに演算処
理を施して出力データを生成する」旨の記載を引用し「この記載から,中央処理ユニット1。,
は親局1が収集した各子局の入力データをもとに,各子局の出力データを演算することが主な
作業であることがわかる。実際の通信制御は親局により自動的に行われていることとなる」。
旨,主張する。
同様に請求人は先のレスポンスパケットの受領期間が経過した直後に次のコマンドパケッ,「
トを送信する」点について「甲第8号証比較対象表」の第3/6頁で,甲第8号証の第2頁,
左上欄12行,第3頁左下欄3行,及び第3頁右下5∼15行を引用する。
そこで,検討すると,甲第8号証には,前記「相違点2について」で述べたように「親局,
と複数の子局を伝送線路で接続し,親局から子局宛てに出力データを送信し,そのアドレスが
一致しているときに,その子局から親局宛てに入力データを送信するポーリングを,複数台の
子局に対し順次にサイクリックに行う通信方式」という発明(甲8発明)が開示されている。
(再掲)ので,コマンド・レスポンスの方式の通信について,開示があると認められる。
そして,請求人は,前記陳述要領書において,親局において「プログラムによる通信制御に
基づかないで,回路の駆動で制御する」ことの根拠は,甲第8号証の第2頁右上欄第15∼1
8行の「中央処理ユニットlはあらかじめ設定されているプログラムに従って親局2からの入
力データに演算処理を施して出力データを生成する」旨の記載であると主張する。。
しかし,当該記載は,親局と子局間の通信において,プログラムを使用しないことについて
何ら開示や示唆をするものではないから「プログラムによる通信制御に基づかないで,回路,
の駆動で制御する」ことの根拠として採用できない。また,甲第8号証の記載及び図面全体を
見ても,親局において「プログラムによる通信制御に基づかないで,回路の駆動で制御する」
ことについて記載も示唆も見いだすことができない。
むしろ,甲第8号証の第1頁右下欄12∼20行の記載,とりわけ12∼13行の「この種
のプログラマブルコントローラの遠隔入出力システムとして,第1図のような構成のものが知
られている,及び第1図により,プログラマブルコントローラ本体Aの中に中央処理ユニッ。」
ト1と親局2の双方が含まれる点を踏まえれば,親局2もプログラムで制御されると解釈する
ことが自然である。
また,コマンド・レスポンス方式の通信において,前記技術的意義を有する「引き続くコマ
,「」」(「」ンドパケットが先行するコマンドパケットの直後に送信される点に係る構成又は
の前段,又は「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送)
信される」点に係る構成(又は」の後段)については,開示も示唆もないということが相当「
である。むしろ,第2図を見る限り,先のレスポンスパケットと次のコマンドパケットの間に
は所定の間隙が設けられているところである。
よって,甲第8号証には「プログラムによる通信制御に基づかないで,回路の駆動で制御,
する」通信制御手段の点,及びコマンド・レスポンス方式の通信において,前記技術的意義を
有する「引き続くコマンドパケットが,先行するコマンドパケットの「直後に」送信される」
点に係る構成(又は」の前段,又は「引き続くコマンドパケットが,先行するレスポンスパ「)
ケットの「直後に」送信される」点に係る構成(又は」の後段)については,開示も示唆も「
ないということが相当である。
(甲第9号証について)
請求人は,陳述要領書に添付した「甲第9号証比較対照(象」は誤りと認定)表」の第1「
/6頁で,本件特許発明1の「プログラムによる通信制御に基づかないで,回路の駆動で制御
するステートマシン」の構成に対し,甲第9号証の段落0012,及び段落0015の記載を
引用し「さらに「サイクリックスキャン伝送」は,通常サービス手段41により実行され,,
制御演算部1に負担をかけることはない」旨,主張する。。
同様に請求人は先のレスポンスパケットの受領期間が経過した直後に次のコマンドパケッ,「
トを送信する」点について「甲第9号証比較対照表」の第3/6頁で,甲第9号証の段落0,
015の記載を引用する。
そこで,検討すると,甲第9号証の第2頁請求項1の「制御演算を担当する制御演算部と,
この制御演算部にリモート入出力バスを介して結ばれるリモート入出力装置とで構成され,通
常の状態ではリモート入出力バスを用いて,制御演算部が扱う入出力データとリモート入出力
装置側の入出力データとが等しく維持されるようにするための,サイクリックスキャン伝送が
行われている」という記載からみて,コマンド・レスポンスの方式の通信について示唆がある
と言えなくもない。
そして,請求人は,前記陳述要領書において,親局において「プログラムによる通信制御に
基づかないで,回路の駆動で制御する」ことの根拠は,甲第9号証の段落0012,及び段落
0015の記載であると主張するが,当該段落の記載を参照しても「プログラムによる通信,
制御に基づかないで,回路の駆動で制御する」ことの記載は見あたらない。
一方,甲第9号証の段落0013に「4はリモート入出力バスBSの伝送を制御する伝送制
御部である。この伝送制御部において,41は通常の制御運転状態においてリモート入出力バ
スBSを用いて,制御演算部1が扱う入出力データと,リモート入出力装置側の入出力データ
とが等しく維持されるようにするための,サイクリックスキャン伝送を行うための通常伝送
サービス手段,42は先ずはじめに緊急に出力する伝送のみを行い,それが完了したら通常の
サイクリックスキャン伝送サービスを行う継続伝送サービス手段,43は先ずはじめに入力の
ためのサイクリックスキャン伝送のみを行う初期化スタート伝送サービス手段である。これら
の各手段は,いずれも伝送制御用のマイクロプロセッサによって実現される」旨の記載によ。
れば「サイクリックスキャン伝送を行うための通常伝送サービス手段」は「伝送制御用のマ,,
イクロプロセッサによって実現される」旨,明記されているのだから,甲第9号証では,サイ
,「」。クリックスキャン伝送はむしろプログラムによる通信制御に基づくと解釈すべきである
また,コマンド・レスポンス方式の通信において,前記技術的意義を有する「引き続くコマ
,「」」(「」ンドパケットが先行するコマンドパケットの直後に送信される点に係る構成又は
の前段,又は「引き続くコマンドパケットが,先行するレスポンスパケットの「直後に」送)
信される」点に係る構成(又は」の後段)については,甲第9号証の記載及び図面全体を参「
照しても,記載も示唆も見いだすことができない。
よって,甲第9号証には「プログラムによる通信制御に基づかないで,回路の駆動で制御,
する」通信制御手段の点,及びコマンド・レスポンス方式の通信において,前記技術的意義を
有する「引き続くコマンドパケットが,先行するコマンドパケットの「直後に」送信される」
点に係る構成(又は」の前段,又は「引き続くコマンドパケットが,先行するレスポンスパ「)
ケットの「直後に」送信される」点に係る構成(又は」の後段)については,開示も示唆も「
ないということが相当である」。
(6)相違点についてのまとめ
「,,,,…本件特許発明1と上記甲第4号証甲第1号証∼甲第3号証甲第5号証甲第8号証
甲第9号証に記載の発明及び周知技術と対比すると,これらの甲号証及び周知技術には,前記
相違点4,5に係る構成,即ち,本件特許発明1を特定する事項である「プログラムによる通
信制御に基づかないで,回路の駆動で制御する」通信制御手段の構成,及びコマンド・レスポ
ンス方式の通信において,前記技術的意義を有する「引き続くコマンドパケットが,先行する
コマンドパケットの「直後に」送信される」点に係る構成(又は」の前段,又は「引き続く「)
コマンドパケットが先行するレスポンスパケットの直後に送信される点に係る構成又,「」」(「
は」の後段)については,開示も示唆もない。
また,甲第6号証には,前記本件特許発明1を特定する事項について示唆があるといえなく
もないが,前記のとおり,甲4発明に適用することは,思いもよらないことであり,動機付け
がないというべきである。また,仮に,適用したとしても,なお散見される相違点を埋めるた
,。めの創意工夫を要するものであるから本件特許発明1を容易に想到し得るものとはいえない
そして,当該本件特許発明1を特定する事項により,本件特許発明1は,これら甲号証に記
載された発明,及び周知技術が奏しえない顕著な効果を奏するものである。
よって,本件特許発明1は,前記甲第4号証,甲第1号証∼甲第3号証,甲第5号証,甲第
6号証,甲第8号証,甲第9号証に記載のものから容易に発明をすることができたものとはい
うことができない」。
(7)本件特許発明2,3について
「本件特許発明2,3について対比・判断すると,…請求項2,3はそれぞれ請求項1(本
件特許発明1)の従属項である。そして,…上記本件特許発明1が甲第4号証,甲第1号証∼
甲第3号証,甲第5号証,甲第6号証,甲第8号証,甲第9号証に記載のもの及び周知技術に
基いて当業者が容易に発明をすることができたものとすることはできないのだから,本件特許
発明1に更に限定の要件を付加した本件特許発明2,3は,甲第7号証について検討するまで
もなく,甲第4号証,甲第1号証∼甲第3号証,甲第5号証∼甲第9号証に記載のもの及び周
知技術に基いて当業者が容易に発明をすることができたものではないことが明らかである。
したがって,本件特許の請求項1ないし3に係る発明は,甲第4号証,甲第1号証∼甲第3
号証,甲第5号証∼甲第9号証に記載された発明及び周知技術に基いて当業者が容易に発明を
することができたものということはできない」。
第3審決取消事由の要点
1取消事由1(訂正の適否についての判断の誤り)
審決は,本件訂正について,本件異議時訂正を前提として訂正要件を判断してい
るところ,そもそも本件異議時訂正は,構成要件の一部である「端末装置は端末ア
ドレス設定機能を有する」との規定を削除したものであり,特許請求の範囲の減縮
を目的とするものではなく,かつ,実質上特許請求の範囲を拡張し,又は変更する
ものであるというべきであるから,訂正要件を満たさない。したがって,これを前
提とする本件訂正も違法であり,本件訂正を認めた審決の判断は誤りである。
また,本件訂正は当初クレームとの関係でも訂正要件を満たしていないというべ
きであり,この点の審決の判断は誤りであるが,このような訂正が違法であること
は本件異議時訂正を認めたことに原因があり,本件特許は特許法123条1項8号
に基づいて無効とされるべきである。
2取消事由2(相違点として相違点4及び5を認定した誤り)
審決は,本件特許発明1と甲4発明との相違点4(通信制御手段が,本件特許発
明1ではプログラムによる通信制御に基づかないで回路の駆動で制御するステー「,
」,,。)トマシーンであるのに対し甲4発明ではホストの内部の制御回路である点
に関し,甲第4号証25頁図20によれば,ホスト側にCPUが存在することは明
らかであり,ホスト側と操作ボードとの間のシリアル通信は「プログラムによる,
,」。通信制御に基づかないで回路の駆動で制御されるものではないと判断している
しかしながら,図20の制御ユニット10の中にはCPUが存在するが,中央装
置たる機械入出力I/Fホスト内にCPUが存在するわけではなく,制御ユニット
10の中のCPUは,中央装置(機械入出力I/Fホスト)内のRAMをリード/
ライトし,そのデータを管理しているにすぎない。また,ホストICは,通信制御
に関し,審決がCPUによって制御されていないと認定しているリモートICとほ
ぼ同様の構成を有し,同様の機能を果たしているのであり,ホストICはCPUに
よって通信制御されているものではない。このようにホストIC及びリモートIC
の両者がCPUによって通信制御されていないのであるから,この両者間のシリア
ル通信は「プログラムによる通信制御に基づかないで,回路の駆動で制御」される
ものである。また,甲第4号証には「また,機械入出力I/FホストIC1110
は,サーボAMP30の通信I/F回路307(図28)としても使用する」との
記載があり(12頁左欄15∼17行,中央装置用のICは,サーボAMPの中)
にあって,図24によればリモート装置と同様の通信I/Fとして機能し,審決も
認定するとおり,リモート装置にはCPUは存在しないのであるから,リモート装
置と同様の機能を果たすサーボAMP内の中央装置用ICにおいてもCPUを必要
としないというべきである。そうすると,甲第4号証にはステートマシーンによる
通信制御に関して開示があるというべきであるから,相違点4を認定した審決の判
断は誤りである。
そして,相違点4を認定したことが誤りである以上,甲4発明はプログラムによ
る通信制御に基づかないで,回路の駆動で制御されるものであり,甲4発明におい
ても,時間同期方式の通信により,引き続く下りパケットが先行する上りパケット
の「直後に」送信されるというべきであるから,相違点5を認定した審決の判断も
誤りである。
3取消事由3(相違点4及び5についての判断の誤り)
(1)仮に相違点4が認定されたとしても,甲第4号証には「また,機械入出力I
/FホストIC1110は,サーボAMP30の通信I/F回路307(図28)
としても使用する」との記載があり(12頁左欄15∼17行,中央装置用のI)
Cは,サーボAMPの中にあって,図24によればリモート装置と同様の通信I/
Fとして機能し,審決も認定するとおりリモート装置にはCPUは存在しないので
あるから,リモート装置と同様の機能を果たすサーボAMP内の中央装置用ICに
おいてもCPUを必要としないというべきである。
このように甲第4号証にはステートマシーンによる通信制御に関して上記のよう
な示唆があるから,この示唆に基づいて,当業者が甲第4号証に記載された発明に
「,,周知のステートマシーン又は甲第6号証の従って本発明のデータ伝送方式では
最初に中央処理装置がスタート信号を発生するのみで,その後は全て送信制御,受
信制御,および送受信DMAが行なわれることにより,データ伝送は中央処理装置
とは無関係に行なうことができ,もってデータ転送を高速に行なうことが可能とな
る(2頁左下欄15∼20行)との記載を適用して,相違点4に係る構成とする。」
ことは容易である。
そして,上記2のとおり,甲4発明において,ステートマシーンによる通信制御
を行うことにより,時間同期方式の通信により,引き続く下りパケットが先行する
上りパケットの「直後に」送信されることになるから,当業者が甲4発明に基づい
て相違点5に係る構成とすることは容易である。
(2)被告の反論に対する再反論
ア被告は,甲第19号証には通信制御をハードウェアによって実現したことが
示されているが,ハードウェアとはプログラムに従って所定の処理・制御を行うも
のであるから,甲第19号証には「プログラムによる通信制御に基づかないで,回
路の駆動により制御するステートマシーン」についての開示があるとはいえないと
主張するが,同号証にいう「ハードウェア」とは,ステートマシーン,すなわち一
連の動作を固定できる回路と同義であるから,同号証には,通信制御をプログラム
ではなくステートマシーンにより行う構成が開示されているというべきであり,被
告の主張は失当である。
イ被告は,甲4発明は,2以上の連続するサンプリング結果が一致したときに
真正出力とするものであって,信頼性の高いデータの送信が重視されているのであ
るから,このような機能を除外して通信の高速化を検討することは動機付けられな
いし仮に高速化を検討したとしても甲4発明ではCPUを用いた通信制御を行っ,,
ているので,そのための処理時間が発生し「直後に」との構成とはならないと主,
張するが,甲4発明はチャタリング除去のためにディジタルフィルタを設けている
のであり,これをOFFにする機能があることも記載されており,甲4発明はCP
Uを用いた通信制御を行っているものでもないので,被告の主張はいずれも前提を
誤っている。
,,,,また被告は甲4発明の通信システムはサンプリング周波数を可変にしたり
端末装置に係るパケット長とは異なる長さのパケット長のパケットを扱うサーボA
MPを用いるなどの構成を採用しており,これらの構成を備えたまま通信制御を簡
素化することは困難であるから,甲4発明に甲第19号証に記載された周知技術を
適用することには阻害要因があると主張するが,上記周知技術の適用に当たって甲
第4号証に記載されたすべての構成を前提とする必要はないから,被告の主張は失
当である。
なお,被告は,甲4発明は時間同期方式を採用することにより,メモリ又はレジ
スタファイルに対して複数の手段からアクセスすることを抑止しているところ,こ
のような通信システムをコマンドレスポンス方式に「プログラムに基づかないで,
回路の駆動で制御するステートマシーン」と「直後に」という構成を採用して通信
を高速化すると,CPU等がパケットの送受信のタイミングを避けてメモリにアク
セスすることは一層困難となるから,この観点からも,甲4発明に甲第19号証の
周知技術を適用することには阻害要因があるといえると主張するが,同時アクセス
を抑止するための他の手段は周知技術として存在しており,被告の主張は失当であ
る。
ウ被告は,甲4発明は,2以上の連続するサンプリング結果が一致したときに
真正出力とすることにより信頼性の高いデータを送信するという機能を重視するも
のであるため,測定対象が高速で動いている場合に適用できないのに対して,高速
通信が可能な本件発明においては容易に適用できるという有利な効果があると主張
するが,本件特許発明1においてサンプリングに関する限定は存在しないのである
から,被告の主張には根拠がないというべきである。
(3)したがって,相違点4及び5に係る構成とすることについて当業者が容易に
想到し得るものとはいえないとした審決の判断は誤りである。
第4被告の反論の要点
1取消事由1(訂正の適否についての判断の誤り)に対して
本件特許の請求項1の(分説e)には「上記端末装置(2)は,デジタル通信,
回線(3)経由で受信した上記i番目のコマンドパケットに組み込まれているi番
目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているi
番目の端末装置アドレス符号と一致するときに,上記i番目のコマンドパケットに
組み込まれているi番目の出力データを出力ポート(22)でのポート出力データ
として出力するとともに,入力ポート(21)からのポート入力データがi番目の
入力データとして組み込まれた上記i番目のレスポンスパケットをデジタル通信回
線(3)経由で送信する」と記載されているように,端末装置には,端末装置アド
レス符号が設定されていることが明記されている。
したがって,本件異議時訂正において「端末装置は端末アドレス設定機能を有,
する」という構成要件を形式的に削除したからといって(分説e)において,端,
末装置に端末装置アドレス符号が設定されていることが明記されているので,実質
上特許請求の範囲の拡張又は変更に該当することはない。
また,本件訂正は,設定登録時および異議時に認められた訂正のどちらを前提に
したとしても,限定要件が加えられたものであって,明らかに訂正要件を満たすも
のであるから「本件訂正は当初クレームとの関係でも訂正要件を満たしていない,
というべきであり,この点の審決の判断は誤りである」との原告の主張は誤りであ
る。
2取消事由2(相違点として相違点4及び5を認定した誤り)に対して
(1)原告は,甲第4号証の図20及びその対応記載を参照すると「中央装置た,
る機械入出力I/Fホスト内にCPUが存在するわけではなく」と主張するが,そ
の根拠は明示されていないし,そのような示唆も無い。
また,原告は「CPUは,…データを管理しているに過ぎない」とも主張する,
が,断片的な記載のみに基づくものであり,甲第4号証の全体の記載内容に合致し
ておらず,誤りである。
すなわち,甲第4号証の実施例には「データ管理」についての記載があるが,,
CPUが通信制御を行うか否かについての明示はない。
他方甲第4号証には従来の技術としてプログラムであるところのOSオ,「」,(
ペレーションシステム)の管理の下,CPUが通信制御を含む各種制御を行ってい
ることが明示されている(段落【0008】∼【0012)ところ,これに反す】
る記載が存在しない以上,甲第4号証の実施例においても,OSの管理の下,CP
Uが通信制御を含む各種制御を行っていると考えるべきである。
なお,原告と実質的に同一の日本パルスモーター株式会社が被請求人となってい
る本件特許の無効審判手続(無効2005−80348号事件)において,被請求
人が提出した口頭審理陳述要領書において本訴における甲第4号証の「図16,『
,』,,1819に記載されたリフレッシュ周期はCPU制御によるI/Fホストが
各I/Fリモート(端末)♯1から♯8までに対して,端末アドレス単位(端末装
置単位をもってポーリング方式のサイクリック通信を自動的に行うリフレッシュ),
周期」であると記載しており,原告がI/FホストがCPUによって制御されてい
ない旨主張することは禁反言の原則に反するものである。
(2)そもそも,審決は,リモートICがCPUによって通信制御されていない旨
の認定はしておらず,これを前提とする原告の主張は誤りである。
甲第4号証の段落【0084】において「データが衝突しないように,例えば,
図19のように交互に送信/受信が繰り返される。この制御は,機械入出力I/F
ホストIC1110および機械入出力I/FリモートIC1100の内部の制御回
路(図示せず)により行われる」と記載されているように,通信制御手段が「制。
御回路(図示せず」であることは明らかであると認められる。)
しかしながら,甲第4号証には「制御回路(図示せず」が「プログラムによる,)
通信制御に基づかないで,回路の駆動で制御する」ものであるのか,そうでないの
,,,かはその記載が無いため不明でありこの点についての示唆もないのであるから
「プログラムによる通信制御に基づかないで,回路の駆動で制御する」という構成
要件が開示されていると解釈することはできない。
そうすると,原告の「審決がCPUによって制御されていないと認定しているリ
モートIC」との認識は誤っており,これに基づく「この両者間のシリアル通信は
『プログラムによる通信制御に基づかないで,回路の駆動で制御』されるものであ
る」という原告の主張も誤りである。。
,,「」,なお甲4発明の通信方式は審決がいうところの時間同期方式であるので
データの送受信に関する部分が同様であるということは,いわば当然のことである
のに対して,仮に,甲4発明の通信方式が「コマンドレスポンス方式」であるな,
らば,典型的には,リモートICは,ホストICからのコマンドパケットを受信し
た場合に限ってレスポンスパケットを送信するものであり,ホストICは,常に自
発的にコマンドパケットを送信するものであるから,ホストICとリモートICと
の構成は,明確に異なる。
以上のとおり「この両者間のシリアル通信は『プログラムによる通信制御に基,
づかないで,回路の駆動で制御』されるものである」という原告の主張は,誤り。
である。
(3)原告は「リモート装置と同様の機能を果たすサーボAMP内の中央装置用,
ICにおいてもCPUを必要としない」と主張する。
しかしながら,甲第4号証の図28を見ると,実際には,一般的なサーボAMP
内には「CPU」に相当する「MPU」が明示されているほか,段落【0091】
には「機械入出力I/FホストIC1110は,サーボAMP30の通信I/F回
路307(図28)としても使用する」と明記されているとおり,置き換わるの。
はインターフェース部の307のみである。
したがって,サーボAMP内には,CPU(MPU)の存在が必須であるから,
原告の上記主張は誤りであり,甲第4号証には,サーボAMP内の中央装置用IC
が「プログラムによる通信制御に基づかないで,回路の駆動で制御」するもので,
あるとの記載も示唆も無いことからすると「甲第4号証にはステートマシーンに,
」。よる通信制御に関して開示があるというべきであるとの原告の主張は誤りである
(4)以上によると,審決による相違点4及び5の認定に誤りはない。
3取消事由3(相違点4及び5についての判断の誤り)に対して
(1)原告は「甲第4号証にはステートマシーンによる通信制御」に関して「示,
唆」があることを前提として,甲4発明に甲第6号証の記載等を適用して,相違点
4に係る構成とすることは容易である,と主張しているが,このような「示唆」は
甲第4号証にはないことが明らかであるので,原告の主張は誤りである。
甲第6号証には「…送信DMA部2および受信DMA部3は,それぞれ送信DM
Aおよび受信DMAを行なうものである(2頁右下欄18行∼末行)との記載が。」
あるところ,DMAはCPUの周辺機能である点を考慮すると,甲第6号証の通信
システムにおいては,CPUによる通信制御が行われていることが示唆されている
といえる。
一方,原告は,甲4発明の通信システムは,CPUによる通信制御が行われてい
ないと主張するのであるから,両者(甲第4号証と甲第6号証)の間には,CPU
による通信制御の有無という顕著な構成の相違があるし,そもそも課題・効果(甲
第4号証では端末装置にCPUを設けず,その構成を簡素化することが課題・効果
であり,甲第6号証では中央処理装置を介在させないことによるデータ伝送の高速
化が課題・効果である)も異なるのであるから,甲4発明に甲第6号証の記載を。
適用することはできない。
(2)原告はステートマシーンの周知例として甲第19号証を提出しているとこ
ろ,同号証には通信制御をハードウェアによって実現したことが示されているが,
ハードウェアとはプログラムに従って所定の処理・制御を行うものであるから,そ
もそも,甲第19号証には「プログラムによる通信制御に基づかないで,回路の駆
動により制御するステートマシーン」についての開示があるとはいえない。
また,甲4発明は,2以上の連続するサンプリング結果が一致したときに真正出
,,力とするものであって信頼性の高いデータの送信が重視されているのであるから
このような機能を除外して通信の高速化を検討することは動機付けられないし,仮
に高速化を検討したとしても,甲4発明ではCPUを用いた通信制御を行っている
ので,そのための処理時間が発生し「直後に」との構成とはならない。,
さらに,甲4発明の通信システムは,サンプリング周波数を可変にしたり,端末
装置に係るパケット長とは異なる長さのパケット長のパケットを扱うサーボAMP
を用いるなどの構成を採用しており,これらの構成を備えたまま通信制御を簡素化
することは困難であるから,甲4発明に甲第19号証に記載された周知技術を適用
することには阻害要因がある。
なお,甲4発明は時間同期方式を採用することにより,メモリ又はレジスタファ
イルに対して複数の手段からアクセスすることを抑止しているところ,このような
通信システムをコマンドレスポンス方式に「プログラムに基づかないで,回路の駆
動で制御するステートマシーン」と「直後に」という構成を採用して通信を高速化
すると,CPU等がパケットの送受信のタイミングを避けてメモリにアクセスする
ことは一層困難となるから,この観点からも,甲4発明に甲第19号証の周知技術
を適用することには阻害要因があるといえる。
(3)以上に加え,甲4発明は,2以上の連続するサンプリング結果が一致したと
きに真正出力とすることにより信頼性の高いデータを送信するという機能を重視す
るものであるため,測定対象が高速で動いている場合に適用できないのに対して,
高速通信が可能な本件発明においては容易に適用できるという有利な効果があるこ
とも考慮すると,相違点4及び5に係る構成について,容易に想到し得るものとは
いえないとした審決の判断に誤りはない。
第5当裁判所の判断
1取消事由1(訂正についての判断の誤り)について
(1)原告は,本件異議時訂正は,構成要件の一部である「端末装置は端末アドレ
ス設定機能を有する」との記載を削除したものであり,特許請求の範囲の減縮を目
的とするものではなく,かつ,実質上特許請求の範囲を拡張し,又は変更するもの
であるというべきであるから,訂正要件を満たさないものであり,これを前提とす
る本件訂正も違法であり,また,本件訂正は当初クレームとの関係でも訂正要件を
満たしていないというべきであるから,本件訂正を認めた審決は誤りであって,本
件特許は特許法123条1項8号に基づいて無効とされるべきである旨主張するの
で,これらの主張について検討する。
(2)特許法123条1項8号は「その特許の願書に添付した明細書,特許請求,
の範囲又は図面の訂正が第126条第1項ただし書若しくは第3項から第5項まで
(第134条の2第5項において準用する場合を含む)又は第134条の2第1。
項ただし書の規定に違反してされたとき」は,その特許を無効にすることについて
特許無効審判を請求することができることを定めているところ,特許法123条1
項8号は,訂正無効審判の手続が廃止されたことに伴い,特許異議申立手続等にお
ける訂正が不適法であった場合に,このことを特許の無効理由として主張すること
ができる旨を定めたものと解することができる。
(3)本件異議時訂正及び本件訂正の内容
ア本件特許登録時の請求項1及び2(請求項は全6項であった)。
「請求項1】【
データの送受信を,プログラムによる通信制御に基づかないで,回路の駆動で制
御するステートマシーンと,前記データを蓄積するメモリとを有するIC化された
中央装置と,
該中央装置とデジタル通信回線を介して接続した端末アドレス設定機能を有する
複数のIC化された端末装置とからなり,
前記中央装置のメモリ内のデータビット群の構成と,前記端末装置のI/Oポー
トのデータビット群の構成とを同一形態にしたことを特徴とするサイクリック自動
通信による電子配線システム。
【請求項2】
前記メモリ内のデータビット群は,前記複数の端末装置毎にメモリ領域を分割し
て設定したことを特徴とする請求項1に記載のサイクリック自動通信による電子配
線システム」。
イ本件異議時訂正後の請求項1の記載
「1台のIC化された中央装置(1)と1台又は複数台のIC化された端末装置
(2)とがデジタル通信回線(3)を介して,相互接続されて構成され,上記中央
装置1から上記端末装置2宛に出力データの組み込まれたコマンドパケッ()(),
トを一斉にサイクリックに自動的に送信し,1台又は複数台の端末装置(2)の中
から順次に択一的に選択される1台づつの上記端末装置(2)から上記中央装置
(1)宛に,入力データの組み込まれたレスポンスパケットを逐次にサイクリック
に自動的に送信するサイクリック自動通信方式の電子配線システムであって,
上記中央装置(1)は,上記出力データと上記入力データとを読み取り可能に記
憶するメモリ(4)と,上記コマンドパケットの送信と上記レスポンスパケットの
受信とをプログラムによる通信制御に基づかないで回路の駆動で制御するステー,,
トマシーンとから成り,
上記メモリ4はi番目のコマンドパケットに組み込まれるi番目の出力デー(),
タをi番目対応の出力データ記憶領域に読み取り可能に記憶し,i番目のレスポン
スパケットに組み込まれていたi番目の入力データをi番目対応の入力データ記憶
領域に読み取り可能に記憶するメモリであり,
上記ステートマシーンは,i−1番目の端末装置(2)宛のi−1番目のコマン
ドパケットの送信が完了した直後に,又は,i−1番目のコマンドパケットの送信
が完了してから,i−1番目のレスポンスパケットの受領期間が経過した直後に,
上記メモリ(4)のi番目対応の出力データ記憶領域から読み取られたi番目の出
力データとi番目の端末装置アドレス符号とが組み込まれたi番目のコマンドパ
ケットをデジタル通信回線(3)経由で送信し,該i番目のコマンドパケットの送
信が完了した後に,i番目の入力データの組み込まれたi番目のレスポンスパケッ
トをi番目の端末装置からデジタル通信回線(3)経由で受信し,該i番目の入力
データを上記メモリ(4)のi番目対応の入力データ記憶領域に書き込むことを特
徴とし,
上記端末装置(2)は,デジタル通信回線(3)経由で受信した上記i番目のコ
マンドパケットに組み込まれているi番目の端末装置アドレス符号が自己の端末装
置アドレス符号として設定されているi番目の端末装置アドレス符号と一致すると
きに,上記i番目のコマンドパケットに組み込まれているi番目の出力データを出
力ポート(22)でのポート出力データとして出力するとともに,入力ポート(2
1)からのポート入力データがi番目の入力データとして組み込まれた上記i番目
のレスポンスパケットをデジタル通信回線(3)経由で送信することを特徴とし,
さらに,
上記メモリ(4)のi番目対応の出力データ記憶領域に読み取り可能に記憶され
ている出力データのビット群の構成と上記出力ポート(22)から出力されるポー
ト出力データのビット群の構成とが同一形態であり,上記メモリ(4)のi番目対
応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の
構成と上記入力ポート(21)から入力されるポート入力データのビット群の構成
とが同一形態であり,
前記メモリ(4)内のデータビット群が,前記複数の端末装置毎にメモリ領域を
分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システ
ム」。
ウ本件特許登録時における請求項1の「端末アドレス設定機能を有する…端末
装置」との記載それ自体についてみると,端末装置のアドレスに関して,アドレス
自体の保有とその設定の双方について規定したものとみえなくもない。そこで,登
録時の明細書の記載についてみると,請求項1の「端末装置」に関して以下の記載
がある。
「0036】N個の端末装置2は,全て同一の構成を持つが,それぞれ,アド【
レス1∼Nが付与されており,このアドレスにより識別される。…
【】,,0075また端末装置2の外部には端末アドレス設定装置が設けられており
これによりユーザが端末装置2の自己アドレスを設定するようになっている。設定
された自己アドレスは,送信回路24とアドレス照合回路25とに供給される」。
以上の記載によれば,上記請求項1の「端末アドレス設定機能を有する…端末装
置」とは,端末装置自体が自己のアドレスを保有する構成を備えていることを要件
として規定したものと解するのが相当というべきである。
次に,本件異議時訂正後の請求項1についてみると,前記のとおり,このうち端
末装置に関する記載は「1台又は複数台のIC化された端末装置」との記載及び,
「上記端末装置は,…自己の端末装置アドレス符号として設定されている…端末装
置アドレス符号と一致するときに,…」との部分である。前者の記載においては,
端末装置が「1台又は複数台」であることが明確にされており,後者の記載におい
,。ては端末装置自体が自己のアドレスを保有しているとの要件が明確にされている
そうすると,本件異議時訂正における端末装置に関する請求項1の記載は,端末装
置が1台又は複数台であり,端末装置自体が自己のアドレスを保有していることを
明確にするとともに,入出力データの送受信に関する限定を付加したものであり,
結局,本件異議時訂正は,明りょうでない記載の釈明及び特許請求の範囲の減縮を
目的とするものであって,実質上特許請求の範囲を拡張又は変更するものでないこ
とは明らかであるから,この点に関する原告の主張は採用できない。
そして,本件訂正は,第2の2のとおり,端末装置について「外部から端末装,
置アドレス符号が設定される」を付加するものであるところ,この訂正は,端末装
置のアドレス設定機能について,当該端末装置以外の外部に存在するものに限定し
たものであるから,本件異議時訂正後の特許請求の範囲の減縮を目的とするもので
あることは明らかであり,実質上特許請求の範囲を拡張又は変更するものでもない
というべきである。
(4)上記(3)の一連の訂正(本件異議時訂正及び本件訂正)に関し,原告は,当
初の特許請求の範囲の記載と本件訂正後の特許請求の範囲の記載を対比し,本件訂
正が不適法である旨主張するが,上記のとおり,本件異議時訂正及び本件訂正のい
ずれも適法というべきであるから,原告の主張は失当である。
(5)以上のとおり,本件訂正に原告主張の違法はなく,他の訂正要件についても
満たすものと認められるから,本件訂正が適法であるとした審決の判断に誤りはな
く,取消事由1は理由がない。
したがって,本件発明の要旨は,審決が本件特許発明として認定した本件訂正後
()の特許請求の範囲の請求項1∼3に記載されたとおりのもの本件特許発明1∼3
であると認められる。
2取消事由2(相違点として相違点4及び5を認定した誤り)について
(1)相違点4について
ア原告は,甲第4号証にはプログラムによる通信制御に基づかないで,回路の
駆動で制御されるステートマシーンについて開示があるというべきであるから,相
違点4を認定した審決の判断は誤りであり,相違点4を認定したことが誤りである
以上,甲4発明においても,時間同期方式の通信により,引き続く下りパケットが
先行する上りパケットの「直後に」送信されるというべきであるから,相違点5を
認定した審決の判断も誤りであると主張する。
イ相違点4(通信制御手段が,本件特許発明1では「プログラムによる通信制
,」,御に基づかないで回路の駆動により制御するステートマシーンであるのに対し
甲4発明では,ホストの内部の制御回路である点)のうち「プログラムによる通。,
信制御に基づかない」との記載部分の技術的意義については,プログラムによる処
理を実行するためにはCPU(中央処理装置)又はMPU(マイクロプロセッサ)
が必要となることは,本件出願前において周知の技術事項であるということができ
ることから,通信制御にCPU又はMPUを使用していない場合には,通信制御手
段が「プログラムによる通信制御に基づかない」ものであるということができる。
次に「回路の駆動により制御するステートマシーン」との記載部分の技術的意,
義については「ステートマシーン」の意義が問題となる。,
そこで,本件特許発明1の「ステートマシーン」の意義について検討する。
(ア)甲第47号証によると,1992(平成4)年8月20日CQ出版株式会
社発行の西久保靖彦著「基本ASIC用語辞典」55頁には「ステート・マシン
StateMachine→状態遷移図との記載があり同47頁には状態遷移図State()」,「(
TransitionDiagram)順序回路の動作は,基本的に状態が移り変わること,すな
わち状態遷移である.このある時刻に注意して,LSIシステム設計に際し,現在
の状態と入力に対してのつぎの状態を定義した図を,状態遷移図という….ステー
ト・マシンともいう」との記載があることが認められ「順序回路」について,同.,
46頁に「順序回路(SequentialCircuit)回路内部に記憶素子をもっていて,
ある時点での回路出力が,回路入力信号と,回路内部の記憶素子状態とによって決
定される回路.…」との記載があること,甲第38号証によると,1995(平成
7)年11月20日財団法人日本規格協会発行の同協会編著「JIS工業用語大辞典
【第4版」690頁には「シーケンス回路」と「順序回路」は同義である旨の記】,
載があることが認められる。
,,,そして甲第22号証によると昭和63年10月20日CQ出版株式会社発行
小林芳直著のPLDの論理回路設計法199∼201頁には●順序回路…シー「」「
」。ケンサ…ASICに向いているとの表題で次のような記載があることが認められる
…順序回路のことを以下ではシーケンサと呼ぶことにしますさてプログラムでサブルー「.,
チンを呼び出して,ある一定の仕事をしてしまうことがありますが,このサブルーチンに対応
するような比較的単純で高速性が要求される仕事をハードウェアで実行してしまうと,これを
シーケンサといいます(….順序だった仕事はMPUとプログラムで行うものという風潮があ)
りますが,MPUとプログラムの組み合わせでは処理速度にもコストにも限界があります.全部
ハードウェアでやってしまって,MPUとプログラムの組み合わせではできなかった分野を切り
拓こうという動きが最近のASICの隆盛となって現れています.ASICというのはAplication
SpecificIC…特定用途向けIC…のことで,プログラムを含まない大規模なハードウェアから
なるICです.MPUの出現ですっかり止まってしまった感のあるハードウェアの進歩が,最近に
なって急にASICとなって飛び出してきました.もちろんPLDも手軽なASICの一種です.これ
は何が何でもMPUとプログラムといった風潮で小康状態にあった産業界が,最近のLSIテクノ
ロジの進歩とコストに対する厳しい要求から,新しい方向に進み始めたものと考えてもいいで
しょう.ハードウェアで順序処理を行うからには,当然プログラムは含まれていません.パソ
コンとBASICに慣れた方には想像もつかないかもしれません.ところが順序制御という点から
みると,プログラムもシーケンサもまったく同じ機能ですから,その設計も同じ手順で進めて
いってかまいません.シーケンサの設計でもっとも大きな発想の転換が必要なことは,プログ
ラムの場合はインストラクションを一つ一つ実行していきますが,シーケンサではこれをス
テート(状態)に置き換えるということです(….プログラムで100ステップが必要な処)
理は,大ざっぱにいって10ステート程度に置き換えることができます.シーケンサは,今定
義したステートをいろいろに制御していくことなので,シーケンサのことをステート・マシン
と呼ぶこともあります」.
さらに,甲第32号証によると,昭和63年2月10日CQ出版株式会社発行,
小林芳直著の「ASICの論理回路設計法」213頁には「シーケンサ」に関して次,
のような記載がある。
「シーケンサ(Sequencer)は順序回路といって,一連の定義された仕事を実行するための
ものです.ただ,同じ一連の仕事をする場合でも,マイクロプロセッサのようにプログラムに
従って一連の仕事をする場合と,プログラムなしの電気回路だけで一連の仕事を実行する場合
の2通りがあります.たんにシーケンサといえば,プログラムを使用しない電気回路だけで組
んだものを指し,プログラム・シーケンサは,マイクロプロセッサといいます.マイクロプロ
セッサが出現する前は,シーケンサはすべてハードウェアでした」.
なお,甲第21号証によると,被告は,本件特許に係る特許異議申立手続におけ
る平成13年4月24日付け回答書において,平成9年4月1日CQ出版社発行の
「トランジスタ技術4月号」280頁掲載の渕上賢二,宇仁茂義著「マイコン&
CPUの基礎用語」の記載(甲第50号証)を引用して「ステートマシン」が周知
である旨主張しているところ,甲第50号証によると,同頁には「ステート・マ,
シン(statemachine)あらかじめ決められた複数の状態を,決められた条件に
したがって,決められた順番で遷移していくディジタル・デバイス」との記載が.
あることが認められるから,上記技術事項は,本件特許出願時には当業者に周知で
あったものと認めるのが相当である。
以上によると「ステートマシーン」との用語は,順序回路の動作を定義した状,
態遷移図又は順序回路,すなわちシーケンサ(状態遷移をするディジタル・デバイ
ス)を意味するものと理解することができるが,本件特許発明1に係る「ステート
マシーン」の意義がそのいずれを意味するかについて一義的に明確であるというこ
とができないから,発明の詳細な説明の記載を参酌する必要があるというべきであ
る。
(イ)本件訂正後の明細書(甲第13号証。以下「本件明細書」という)の発明。
の詳細な説明の記載を検討するに,同明細書には次の各記載がある。
「0001【発明の属する技術分野】本発明は,マイクロプロセッサを持つコントロール【】
センタ又はコントローラとこのコントロールセンタによって制御されるマイクロプロセッ(),
サを持たない複数の制御対象機器とで構成される制御システムにおいて,マイクロプロセッサ
と各制御対象機器との間のデータの伝送を担う部分をマイクロプロセッサを使用しないステー
トマシーン(順序論理回路)によりメモリにサイクリックに読み書き動作を行なう電子配線化
した「サイクリック自動通信による電子配線システム」に関する,。」
「0024】…前記ステートマシーンは,少なくとも前記デジタル通信を介してデータを【
送受信する送受信回路と,該送受信回路で送受信したデータを制御するシーケンサと,送受信
したデータの前記メモリへの書き込み読み出しを制御するメモリ調停回路とから構成されてい
る…,。」
「0050】1.中央装置1【
中央装置1は,…メモリ4と,ステートマシーンとから構成されており,ステートマシーン
はアドレスバス5と,データバス6と,リードライトコントロールライン7と,アービタ(メ
モリ調停回路)8と,運用数レジスタ9と,一致検出回路10と,アドレスカウンタ11と,
送信シーケンサ回路12と,送信回路13と,受信回路14と,受信シーケンサ回路15と,
システムクロック16とを有している,。」
「0052】アービタ8は,ユーザーインターフェースPCと上記アドレスバス5,データ【
バス6,リードライトコントロールライン7により接続されている他に,メモリ4のアドレス
線,データ線,WR線,RD線に接続されており,また,アドレスカウンタ11,送信シーケ
ンサ回路12,送信回路13,受信回路14,受信シーケンサ回路15,システムクロック1
6と接続されており,下記の機能を有する。
【0053(1)ユーザーインターフェースPCからアドレスバス5を介して供給されたア】
ドレス信号に対応するメモリ4内のアドレスに対して,リードライトコントロールライン7か
らの読出し信号又は書込み信号に応じてデータバス6を介してアクセスし,データを読出して
ユーザーインターフェースPCへ出力し,あるいは,ユーザーインターフェースPCから入力
したデータをメモリ4に書き込む。
【0054(2)送信シーケンサ回路12から供給されるメモリ読み取り信号に応じて,ア】
ドレスカウンタ11から供給されるアドレス信号に対応するメモリ4内のアドレスからデータ
を読出し,これを送信回路13へ出力する。
【0055(3)受信シーケンサ回路15から供給されるメモリ書き込み信号「正常」に応】
じて,受信回路14から供給されるアドレス信号に対応するメモリ4内のアドレスに,受信回
路14から受けたデータを書き込む。
【0056(4)受信シーケンサ回路15からメモリ書き込み信号「異常」を受けた時,受】
信回路14から供給されるアドレス信号に対応するメモリ4内のアドレスに,エラーコードを
書き込む」。
(ウ)上記(ア)で認定した各用語の意義を踏まえ,上記(イ)の本件明細書の発明の
詳細な説明の記載を参酌すると,本件特許発明1の「ステートマシーン」は,シー
ケンサ回路によりデータを送受信するものであって,送受信したデータの制御を行
うシーケンサと送受信したデータのメモリへの書き込み及び読み出しを制御する調
停回路によって構成されるものであると認められる。
「」,「」,ウ審決による甲4発明の認定並びに甲4発明のシリアル通信線ホスト
「リモート」が,ぞれぞれ本件特許発明1の「デジタル通信回線(3「中央装)」,
置(1「端末装置(2」に相当すること及び甲4発明の「ホスト内部の制御)」,)
回路」と本件特許発明1の「ステートマシーン」は「通信制御手段」という点で,
一致することについては,いずれも当事者間に争いはない。
(ア)甲第4号証には次の各記載がある。
「0026】本発明は,…第1に,複雑なソフトウエアを必要としない信号入力回路を提【
供する。第2に,複雑なソフトウエアを必要とせずにサンプリング周期を自動調整できる信号
入力回路を提供する。第3に,CPUを必要とせずに機械入出力I/Fリモートとして使用で
きる信号入力回路を提供する。第4に,数値制御装置と操作ボードがシリアル通信線を通じて
通信を行なうことを,CPUを必要とせずに可能にする信号入力回路を提供する。第5に,数
値制御装置と操作ボードの通信および数値制御装置とサーボAMPの通信を同一のシリアル通
信線を通じて行なうことを可能にする信号通信装置を提供する」。
「0034】…信号入力装置は,…機械入出力I/Fリモートとして使用できるが,CP【
,。,。」Uを必要としないのでハードウエアが安価で簡単になるまたソフトウエアが簡単になる
「0035】…信号入力装置は,…数値制御装置と操作ボードのシリアル通信線を通じて【
,,。,の通信に使用できるがCPUを必要としないのでハードウエアが安価で簡単になるまた
ソフトウエアが簡単になる」。
「0075】…1086Aは,前記送信用レジスタファイル1101および前記受信用レ【
ジスタファイル1104のラッチ回路1077のいずれか1つを有効にし,他をハイインピー
ダンスにするデコーダ回路であり,CPU101で制御される」。
「0077】…数値制御装置1のCPU101は,図15のアドレスマップに従い,機械【
入出力I/Fリモート♯1の接点出力♯1∼♯8から♯71∼♯78までの64点の接点出力
に出力したいデータを,$8∼F番地にライトする。…以下同様に,機械入出力リモートの接
点出力に出力したいデータを,該当する番地にライトする。すると,これらのデータは,図1
4の送信用レジスタファイル1101のラッチ回路1077に書き込まれる」。
「0083】…シフトレジスタ1097は,8bit×8個のデータを保持した後,順に受【
信用レジスタファイル♯1から♯8のラッチ回路♯0∼♯7に引き渡す。ラッチ回路1077
のラッチしているデータは,データバスを介して,CPU101によりリードされる」。
「0084】…図16∼図18では,送信データ,受信データがあたかも連続して送られ【
ているように図示されているが,実際には,データが衝突しないように,例えば図19のよう
に交互に送信/受信が繰り返される。この制御は,機械入出力I/FホストIC1110およ
び機械入出力I/FリモートIC1100の内部の制御回路(図示せず)により行われる」。
「0085】…CPU101のMPU1011は,機械入出力I/Fホスト107のレジ【
スタファイル1001,1104をリード/ライトすることで,離れた場所に置かれた機械入
出力I/Fリモート404に接続される接点入力402,接点出力403に対して,RAMへ
のアクセスと全く同じようにアクセスできることが判る。…」
(イ)上記(ア)で認定した甲第4号証の各記載によると,甲第4号証には,甲4発
明の機械入出力I/FリモートにCPUを必要としないことが明記されているとい
うことができるほか,機械入出力I/Fホスト及び同リモートのいずれにおいても
内部の制御回路が通信制御に関与していることについて記載があり,機械入出力I
/FホストのCPU101は送信及び受信の各データを格納する送信用及び受信用
レジスタファイル1101及び1104を操作するデコーダ1086Aを制御する
ものであり,送信及び受信の各データのリード/ライトを行うことに関与するもの
であるとの記載からすると,甲4発明においては,機械入出力I/Fリモートと同
様に同ホストにおいても,通信制御については,CPUを使用せずに内部の制御回
路のみによって行っている可能性は十分に窺われる。
,,()しかしながら甲第4号証には機械入出力I/FホストにCPU又はMPU
が存在しないことについての記載又はこのことを意味する図示まではない。
そうすると,本件特許発明1の「ステートマシーン」は上記イで認定したとおり
のものであるところ,甲第4号証には,通信制御手段としての「ホスト内部の制御
回路」がそのような「ステートマシーン,すなわち,シーケンサ回路によりデー」
タを送受信するものであって,送受信したデータの制御を行うシーケンサと送受信
したデータのメモリへの書き込み及び読み出しを制御する調停回路によって構成さ
れるものに相当するものであることについての記載はないといわざるを得ない。
エ以上によると,甲第4号証には「プログラムによる通信制御に基づかない,
で,回路の駆動により制御するステートマシーン」の開示があるということはでき
ないから,審決の相違点4の認定が誤りであるということはできない。
(2)相違点5について
原告は,相違点4を認定したことが誤りである以上,甲4発明はプログラムによ
る通信制御に基づかないで,回路の駆動で制御されるものであり,甲4発明におい
ても,時間同期方式の通信により,引き続く下りパケットが先行する上りパケット
の「直後に」送信されるというべきであるから,相違点5を認定した審決の判断も
誤りであると主張するが,上記(1)のとおり,原告の主張は前提において誤りであ
る。
また,甲第4号証には,機械入出力I/Fホストにおける送受信データの通信制
御に関して,上記(1)ウ(ア)で認定したとおり「送信データ,受信データがあたか,
も連続して送られているように図示されているが,実際には,データが衝突しない
ように,例えば図19のように交互に送信/受信が繰り返される」との記載があ。
るように,交互に送信/受信が繰り返され,送信と受信は,互いに「引き続いて」
行われるものであることについての記載はあるが,これが「直後に」行われるもの
であることについての記載はない。
なお,相違点5にいう「又は」の前段の構成が,周知の全二重通信(フルデュー
プレックス)方式による通信方式であること及び甲第4号証に同通信方式が開示さ
れていないことについては,当事者間に争いはない。
したがって,審決が相違点5(甲4発明では「i−1番目の端末装置宛のi−1
番目の下りパケットの送信が完了してから,i−1番目の上りパケットを受信した
後に,タイムチャートに従って,上記記憶手段のi番目対応の出力データ記憶領域
から読み取られたi番目の出力データとi番目の端末装置アドレス符号とが組み込
まれたi番目の下りパケットをデジタル通信回線経由で送信し,該i番目の下りパ
ケットの送信の後にi番目の端末装置に割り当てられた期間にi番目の入力デー,,
タの組み込まれたi番目の上りパケットをi番目の端末装置からデジタル通信回線
経由で受信」するものの,本件特許発明1の「又は」の前段に係る構成を有してい
ないとともに「又は」の後段に係る構成では,本件特許発明1では「コマンド・,,
レスポンス方式」の通信により,引き続くコマンドパケットが,先行するレスポン
スパケットの「直後に」送信されるのに対し,甲4発明では時間同期方式の通信に
,「」)より引き続く下りパケットが先行する上りパケットの単に後に送信される点
を認定したことに誤りはないというべきである。
(3)以上のとおりであるから,取消事由2は理由がない。
3取消事由3(相違点4及び5についての判断の誤り)について
(1)原告は,甲第4号証には機械入出力I/Fホスト(中央装置)用ICにおい
てもCPUを必要としないことについて示唆があり,これに基づいて甲第4号証に
周知のステートマシーン又は甲第6号証の記載を適用して相違点4の構成とするこ
とは容易である旨主張する。
(2)上記2(1)ウ(イ)で認定したとおり,甲第4号証には,甲4発明の機械入出力
I/FリモートにCPUを必要としないことが明記されているということができる
ほか,機械入出力I/Fホスト及び同リモートのいずれにおいても内部の制御回路
が通信制御に関与していることについて記載があり,機械入出力I/FホストのC
PU101は送信及び受信の各データを格納する送信用及び受信用レジスタファイ
ル1101及び1104を操作するデコーダ1086Aを制御するものであり,送
信及び受信の各データのリード/ライトを行うことに関与するものであるとの記載
があるのであるから,甲4発明においては,機械入出力I/Fホストの通信制御が
CPUを必要とするものであるということはできず,むしろ,機械入出力I/Fホ
ストの通信制御を制御回路のみによって行う可能性があることについて示唆がある
というべきである。
(3)甲第6号証には次の各記載がある。
「従来の技術)(
従来から,データの伝送を行なう方式としては,種々の方式が用いられている。例えば,そ
の一つの方式としては,中央処理装置(CPU)が送信元局アドレス(SA)と送信先局アド
(),,レスDAとを設定する方式でありこれらのアドレスを保存するレジスタのデータの後に
ダイレクトメモリアクセス(以下,DMAと称する)方式でメモリ上のデータを送信する。そ
して,受信側では,中央処理装置で設定した送信元局アドレスと伝送フレームフォーマット上
の送信先局アドレスとが一致しているかを比較して検出し,一致していたならば受信DMA部
でメモリに転送する方式である。しかしながら,この伝送方式では,受信側である子局に送信
を行なう毎に,中央処理装置で送信先局アドレスを設定しなければならず,また送受信データ
に関しても,中央処理装置が介在しないと次の送受信が行えないという問題があった。一方,
その他の方式としては,送信元局アドレス(SA)と送信先局アドレス(DA)とをメモリ内
に設定し,全てDMA方式で送信する方式である。この伝送方式は,受信側も同様に自局アド
,,レスと送信先局アドレスとが一致していたならばDMA方式でメモリに取込む方式であるが
上述の方式と同様に中央処理装置の介在が必要であった。
(発明が解決しようとする課題)
以上のように,従来のデータ伝送方式では,中央処理装置が介在しないとデータの伝送を行
なうことができず,結果として高速にデータ伝送を行なえないという問題があった。本発明の
目的は,1対N構成で親局のみ送信権を有しているポーリング伝送方式において,中央処理装
置を介在することなくデータを伝送することができ,もって高速にデータ伝送を行なうことが
可能なデータ伝送方式を提供するものである(1頁右欄13行∼2頁右上欄10行)。」
「作用)(
従って,本発明のデータ伝送方式では,最初に中央処理装置がスタート信号を発生するのみ
で,その後は全て送信制御,受信制御,および送受信DMAが行なわれることにより,データ
伝送は中央処理装置と無関係に行なうことができ,もってデータ転送を高速に行なうことが可
能となる(2頁左下欄14行∼末行)。」
「…本実施例のデータ伝送方式では,次のような種々の効果が得られるものである(a)。
本データ伝送方式の場合,中央処理装置との分解点はメモリとなるため,中央処理装置が新た
にデータをセットしない限り送信データは変化しないが,データ伝送は中央処理装置とは無関
係に行なうことができ,もって高速のデータ伝送が可能となる。…(e)送信権は親局のみが
有するため,子局側の回路構成が簡単となり,安価な構成が可能となる。…(4頁左下欄1」
7行∼右下欄17行)
これらの各記載によると,甲第6号証には,1対N局で親局のみが送信権を有し
ているポーリング伝送方式において,親局から子局へのデータ伝送を,中央処理装
置が介在することのない回路構成によって,中央処理装置とは無関係に通信制御す
る構成及びこのような構成によって高速のデータ伝送が可能となることが記載され
ているということができる。
(4)そうすると,上記(2)のとおりの示唆に基づいて,甲4発明に上記(3)のとお
りの甲第6号証の記載を適用して,機械入出力I/Fホストと同リモートの間の通
信制御について,中央処理装置(CPU)が介在することのない回路構成によるも
のとすること,すなわち通信制御手段について「プログラムによる通信制御に基づ
かないで,回路の駆動により制御する」ものとすることは当業者にとって容易であ
るというべきである。
ア審決は,甲4発明では端末装置にCPUを設けず,その構成を簡素化するこ
とが目的・効果であるのに対し,甲第6号証のものは端末装置にDMAを備え,C
PUの存在も示唆されるという簡素化とはおよそかけ離れた構成のものであり,発
明が解決する課題,目的,効果においても相違するとして,甲4発明に甲第6号証
の記載を適用することは思いもよらないことであると指摘する。
しかしながら,上記(3)のとおり,甲第6号証には「中央処理装置が介在しない,
,」とデータの伝送を行なうことができず結果として高速にデータ伝送を行なえない
という従来のデータ伝送方式が持っていた問題点を解決し,中央処理装置を介在す
,,ることなく高速にデータ伝送を行うことが可能なデータ伝送方式を提供すること
すなわち,簡素な構成により高速なデータ伝送を行うことを目的とすることが記載
されているということができるのであるから,審決の上記指摘は誤りである。
イ被告は,甲第6号証には「…送信DMA部2および受信DMA部3は,それ
。」()ぞれ送信DMAおよび受信DMAを行なうものである2頁右下欄18行∼末行
との記載があるところ,DMAはCPUの周辺機能である点を考慮すると,甲第6
号証の通信システムにおいては,CPUによる通信制御が行われていることが示唆
されているといえると主張する。
しかしながら,上記(3)のとおり,甲第6号証には「本発明のデータ伝送方式で,
,,,は最初に中央処理装置がスタート信号を発生するのみでその後は全て送信制御
受信制御,および送受信DMAが行なわれることにより,データ伝送は中央処理装
置と無関係に行なうことができ(る」ことが記載されており,通信制御へのCP)
U(中央処理装置)の関与は明確に否定されているのであるから,被告の主張は失
当である。
(5)上記(4)のとおり,甲4発明に甲第6号証の記載を適用して,通信制御手段
について「プログラムによる通信制御に基づかないで,回路の駆動で制御する」,
ものとすることは当業者にとって容易であると考えられるところ,そのような回路
として想定されるものが,上記2(1)イ(ア)で認定した周知のステート・マシン(順
序回路,シーケンサ)であることは当業者にとって自明であるというべきである。
なお,特開昭60−3004公報(甲第19号証)には,以下の各記載があるこ
とが認められ,これらの記載によると,同公報には,プログラムによることなく,
インターフェース回路による通信制御をハードウェアによって実現したリモートプ
ロセス入出力装置の技術が開示されていると認められるところ,このことは通信制
御にステート・マシン(順序回路,シーケンサ)を活用することが本件特許出願時
において周知の技術であったことを示すものである。
「…特許請求の範囲
中央コントローラと複数のリモートプロセス入出力端末との間に,当該端末の分担するプロ
セスデータを,伝送線路を介して入出力するリモートプロセス入出力装置において,
上記中央コントローラに設けられ,中央コントローラと各リモートプロセス入出力端末との
間に入出力するプロセスデータを一時記憶する入出力データメモリと,
上記中央コントローラに設けられ,中央コントローラのCPUの指令に従つて,上記複数のリ
モートプロセス入出力端末のうちの1つの端末を選択するアドレス信号と出力モードであるか
入力モードであるかの情報とを入れた選択コマンドを送出し,当該選択コマンドが出力モード
であるときは上記入出力データメモリ中に宛先のリモートプロセス入出力端末用として記憶さ
れたデータを送出し,当該選択コマンドが入力モードであるときは上記宛先の端末から伝送さ
れるデータを上記入出力データメモリ中の当該端末に対応する記憶領域に格納する入出力シリ
アルコントローラと,
各リモートプロセス入出力端末に設けられ,当該端末宛の選択コマンドを識別し,当該選択
コマンドが出力モードであるとき,当該選択コマンドに続いて受信するデータを当該端末内の
プロセス入出力インターフエース回路を介してプロセス側に出力して処理終了報告を送出し,
当該選択コマンドが入力モードであるとき,プロセス側のデータを上記プロセス入出力イン
ターフエース回路を介して入力して上記伝送線路に送出し,かつ処理終了報告を送出する入出
力シリアルコントローラとを備えたことを特徴とするリモートプロセス入出力装置(1頁左。」
欄4行∼右欄16行)
「従来のリモートプロセス入出力装置は…各リモートプロセス入出力端末において必ずCPU
を必要とし,リモートプロセス入出力端末の数が多い系では総合的に価格が高くなるという欠
点があつた。またCPUが用いるプログラムも用意しなければならぬという欠点があつた。この
発明は上記のような従来のものの欠点を除去するためになされたもので,特定の通信制御機能
とデータ入出力制御機能とを有する入出力シリアルコントローラを中央コントローラと各リ
モートプロセス入出力端末に設けることによりCPUなしで直接に通信制御を行い,プロセス入
出力を制御できるリモートプロセス入出力装置を提供することを目的としている(2頁左下。」
欄8行∼右下欄2行)
「…第2図はこの発明の一実施例を示すブロック図で,…(7),(7a),(7b),…(7n)はそれぞ
れ(1),(3a),(3b),…(3n)に設けられた入出力シリアルコントローラであり,通信制御機能と
データ入出力制御機能とを合わせた機能をハードウエアで実現したものである(2頁右下欄。」
4行∼10行)
「…LSI化技術が発達した今日では上記入出力シリアルコントローラをLSI化するすること
は容易であり,従来のように各リモートプロセス入出力端末にCPUを配してプログラム制御に
より通信制御機能とデータ入出力機能を実現することより,LSI化したハードウエアにより同
一の機能を実現する方が遙かに安価で信頼性の高いリモートプロセス入出力装置を得ることが
できる(3頁左下欄15行∼右下欄3行)。」
(6)被告は,甲4発明は,2以上の連続するサンプリング結果が一致したときに
真正出力とするものであって,信頼性の高いデータの送信が重視されているのであ
るから,当業者はこのような機能を除外して通信の高速化を検討することについて
動機付けられないし,仮に高速化を検討したとしても,甲4発明ではCPUを用い
た通信制御を行っているので,そのための処理時間が発生し「直後に」との構成,
とはならないと主張する。
しかしながら,審決が認定し,当事者間においてもその認定に争いがない甲4発
明は,2以上の連続するサンプリング結果が一致したときに真正出力とする発明で
はないし,甲第4号証には,サンプリングを行うためのデジタルフィルタに関し,
次の各記載があることからすると,サンプリングが甲第4号証に記載された発明の
本質的な要素でないことは明らかであるほか,甲第4号証には,上記2(1)ウ(ア)及
び(イ)で認定したとおり,機械入出力I/FホストにCPUが存在しないことにつ
いての記載又はこのことを意味する図まではないものの,逆に同ホストが通信制御
にCPUを使用しているとの記載は何ら存在しないのであるから,被告の主張は前
提を誤ったものであり,失当である。
「0034】上記第3の信号入力装置は,前記第1の記憶回路と前記一致検出回路とから【
なるデジタルフィルタを複数備えており,それらデジタルフィルタで複数の入力信号の真正出
力を得る。…」
「0063】…前記高速接点入力402Aは,トランジスタ等の無接点出力であり,チャ【
タリングが無いため,ディジタルフィルタ1084の必要はない。…」
「0081】…サンプリング周期はサンプリングクロック&シーケンス回路1087Bに【
より決められるが,図17のD列に示すコマンドにより,8個の接点入力毎に,調整モード,
フィルタOFF,マニュアル設定等の制御が可能になっている。…」
,,,,また被告は甲4発明の通信システムはサンプリング周波数を可変にしたり
端末装置に係るパケット長とは異なる長さのパケット長のパケットを扱うサーボA
MPを用いるなどの構成を採用しており,これらの構成を備えたまま通信制御を簡
素化することは困難であるから,甲4発明に甲第19号証に記載された周知技術を
適用することには阻害要因があると主張するが,上記2(1)ウ(ア)で認定した甲第4
号証(段落【0026)の記載によると,被告主張に係る構成が甲4発明にとっ】
て本質的なものでないことは明らかであるから,被告の主張は失当である。
さらに,被告は,甲4発明は時間同期方式を採用することにより,メモリ又はレ
ジスタファイルに対して複数の手段からアクセスすることを抑止しているところ,
このような通信システムをコマンドレスポンス方式に変更した上「プログラムに,
基づかないで,回路の駆動で制御するステートマシーン」と「直後に」という構成
を採用して通信を高速化すると,CPU等がパケットの送受信のタイミングを避け
てメモリにアクセスすることは一層困難となるから,この観点からも,甲4発明に
甲第19号証の周知技術を適用することには阻害要因があるといえると主張する
が,甲4発明が通信制御にCPUを使用していると認定することができないことは
上記のとおりであるから,この点に関する被告の主張も失当である。
(7)原告は,相違点5に関し,甲4発明において,ステートマシーンによる通信
,「」制御を行うことにより引き続く下りパケットが先行する上りパケットの直後に
送信されることになるから,当業者が甲4発明に基づいて相違点5に係る構成とす
ることは容易である旨主張する。
ア審決が認定した相違点5を再度掲げると,以下のとおりである。
通信制御手段が,本件特許発明1では「i−1番目の端末装置(2)宛のi−1
番目のコマンドパケットの送信が完了した直後に,又は,i−1番目のコマンドパ
ケットの送信が完了してから,i−1番目のレスポンスパケットの受領期間が経過
した直後に,上記メモリ(4)のi番目対応の出力データ記憶領域から読み取られ
たi番目の出力データとi番目の端末装置アドレス符号とが組み込まれたi番目の
コマンドパケットをデジタル通信回線(3)経由で送信し,該i番目のコマンドパ
ケットの送信が完了した後に,i番目の入力データの組み込まれたi番目のレスポ
ンスパケットをi番目の端末装置からデジタル通信回線(3)経由で受信」するの
に対して,甲4発明では「i−1番目の端末装置宛のi−1番目の下りパケットの
送信が完了してから,i−1番目の上りパケットを受信した後に,タイムチャート
に従って,上記記憶手段のi番目対応の出力データ記憶領域から読み取られたi番
目の出力データとi番目の端末装置アドレス符号とが組み込まれたi番目の下りパ
ケットをデジタル通信回線経由で送信し,該i番目の下りパケットの送信の後に,
i番目の端末装置に割り当てられた期間に,i番目の入力データの組み込まれたi
番目の上りパケットをi番目の端末装置からデジタル通信回線経由で受信」するも
のの,本件特許発明1の「又は」の前段に係る構成を有していないとともに「又,
は」の後段に係る構成では,本件特許発明1では「コマンド・レスポンス方式」,
の通信により,引き続くコマンドパケットが,先行するレスポンスパケットの「直
後に」送信されるのに対し,甲4発明では時間同期方式の通信により,引き続く下
りパケットが先行する上りパケットの単に「後に」送信される点。
上記のうち本件特許発明1における又はの前段に係る構成がフルデュー,「」,「
プレックス(全二重)の通信方式」として「又は」の後段に係る構成が「ハーフ,,
()」,,デュープレックス半二重の通信方式としていずれも周知のものであること
甲4発明も「ハーフデュープレックス(半二重)の通信方式」によるものであるこ
と,時間同期方式に代えてコマンド・レスポンス方式を採用することは当業者が容
易になし得ることであることについては,いずれも当事者間に争いはない。
さらに,相違点5のうち「直後に」の構成については,プログラムによる通信,
制御では実現できず,回路の駆動で制御されて初めて実現し得るものであること,
すなわち,相違点4に係る構成を採用しなければ「直後に」の構成とすることがで
きないことについて,当事者間に争いはない。
イ審決は,上記「直後に」の構成について「通常のコンピュータ制御におけ,
る入出力(プログラムによる通信制御に基づくものと解釈される)の実用動作速度
が1msec程度であるのに比較し,特段の高速性を持ってコマンド・レスポンス
の送受信を繰り返すという技術的意義を有する」としているところ,ハーフデュー
プレックス(半二重)の通信方式において,引き続くコマンドパケットが,先行す
るレスポンスパケットの「直後に」に送信されるようにするために,特段の確認作
業を行う必要はないのであるから,何らの創意工夫なく実現することができるとい
うべきであるし,このことは,フルデュープレックス(全二重)の通信方式におい
て,引き続くコマンドパケットが,先行するコマンドパケットの「直後に」送信さ
れるようにする場合においても何ら異なることはないから,相違点4の構成を採用
することが当業者にとって容易である以上,審決のいう「特段の高速性を持ってコ
マンド・レスポンスの送受信を繰り返す」ようにすることは何らの創意工夫なく実
現することができるのであり,相違点5の「直後に」の構成とすることは当業者に
とって容易であるというべきである。
(8)以上のとおり,相違点4及び5についての審決の判断は誤りであるというべ
きであり,取消事由3は理由がある。
4結論
以上のとおり,取消事由3は理由があるから,原告の請求は認容されるべきであ
り,審決は取り消しを免れない。
知的財産高等裁判所第4部
裁判長裁判官
田中信義
裁判官
石原直樹
裁判官
杜下弘記

戻る



採用情報


弁護士 求人 採用
弁護士募集(経験者 司法修習生)
激動の時代に
今後の弁護士業界はどうなっていくのでしょうか。 もはや、東京では弁護士が過剰であり、すでに仕事がない弁護士が多数います。
ベテランで優秀な弁護士も、営業が苦手な先生は食べていけない、そういう時代が既に到来しています。
「コツコツ真面目に仕事をすれば、お客が来る。」といった考え方は残念ながら通用しません。
仕事がない弁護士は無力です。
弁護士は仕事がなければ経験もできず、能力も発揮できないからです。
ではどうしたらよいのでしょうか。
答えは、弁護士業もサービス業であるという原点に立ち返ることです。
我々は、クライアントの信頼に応えることが最重要と考え、そのために努力していきたいと思います。 弁護士数の増加、市民のニーズの多様化に応えるべく、従来の法律事務所と違ったアプローチを模索しております。
今まで培ったノウハウを共有し、さらなる発展をともに目指したいと思います。
興味がおありの弁護士の方、司法修習生の方、お気軽にご連絡下さい。 事務所を見学頂き、ゆっくりお話ししましょう。

応募資格
司法修習生
すでに経験を有する弁護士
なお、地方での勤務を希望する先生も歓迎します。
また、勤務弁護士ではなく、経費共同も可能です。

学歴、年齢、性別、成績等で評価はしません。
従いまして、司法試験での成績、司法研修所での成績等の書類は不要です。

詳細は、面談の上、決定させてください。

独立支援
独立を考えている弁護士を支援します。
条件は以下のとおりです。
お気軽にお問い合わせ下さい。
◎1年目の経費無料(場所代、コピー代、ファックス代等)
◎秘書等の支援可能
◎事務所の名称は自由に選択可能
◎業務に関する質問等可能
◎事務所事件の共同受任可

応募方法
メールまたはお電話でご連絡ください。
残り応募人数(2019年5月1日現在)
採用は2名
独立支援は3名

連絡先
〒105-0003 東京都港区西新橋2-7-4 CJビル6F
ITJ法律事務所 採用担当宛
email:[email protected]

71期修習生 72期修習生 求人
修習生の事務所訪問歓迎しております。

ITJではアルバイトを募集しております。
職種 事務職
時給 当社規定による
勤務地 〒105-0003 東京都港区西新橋2-7-4 CJビル6F
その他 明るく楽しい職場です。
シフトは週40時間以上
ロースクール生歓迎
経験不問です。

応募方法
写真付きの履歴書を以下の住所までお送り下さい。
履歴書の返送はいたしませんのであしからずご了承下さい。
〒105-0003 東京都港区西新橋2-7-4 CJビル6階
ITJ法律事務所
[email protected]
採用担当宛