戻る

平成１３年（行ケ）第５１０号　審決取消請求事件
平成１６年５月３１日判決言渡，平成１６年５月１９日口頭弁論終結
　　　　　　　　　　　判　　　　決
　　原　　　　　　告　　沖電気工業株式会社
　　訴訟代理人弁理士　　大西健治，鈴木弘一
　　被　　　　　　告　　特許庁長官　今井康夫
　　指定代理人　　　　　山本穂積，小林信雄，高橋泰史，大橋信彦
　　　　　　　　　　　主　　　　文
　原告の請求を棄却する。
　訴訟費用は原告の負担とする。
　　　　　　　　　　　事実及び理由
　本判決においては，書証等を引用する場合を含め，公用文の用字用語例に従って
表記を変えた部分がある。
第１　原告の求めた裁判
　「特許庁が不服２００１－７３３７号事件について平成１３年１０月１日にした
審決を取り消す。」との判決。
第２　事案の概要
　本件は，原告が，後記本願発明の特許出願をしたところ，拒絶査定を受け，これ
を不服として審判請求をしたところ，審判請求は成り立たないとの審決がされたた
め，同審決の取消しを求めた事案である。
　１　特許庁における手続の経緯
　(1)　本件出願
　出願人：沖電気工業株式会社（原告）
　発明の名称：「半導体記憶装置のデータ書込みおよび消去方法」
　出願番号：特願平２－２４２７２８号
　出願日：平成２年９月１４日
　手続補正日：平成１２年１２月１８日
　拒絶査定日：平成１３年４月３日
　(2)　本件審判請求
　審判請求日：平成１３年５月７日（不服２００１－７３３７号）
　審決日：平成１３年１０月１日
　審決の結論：「本件審判の請求は，成り立たない。」
　審決謄本送達日：平成１３年１０月１６日（原告に対し）
　２　本願発明の要旨（平成１２年１２月１８日付け手続補正書に記載された特許
請求の範囲請求項１に記載のもの。請求項は１～１１まであるが，請求項２以下の
記載は省略する。）
　「第１の電源電圧と該第１の電源電圧より低い第２の電源電圧が与えられ，フロ
ーティングゲートと該フローティングゲートの上方に配置されたコントロールゲー
トとを有するトランジスタから構成されたメモリセルを備えた半導体記憶装置のデ
ータ消去方法において，前記コントロールゲートに前記第１の電源電圧より高い電
圧を印加し，前記トランジスタのソースあるいはドレインに前記第２の電源電圧よ
り低い電圧を印加することにより，フローティングゲートへ電子を注入して，メモ
リセルに書き込まれたデータの消去を行うことを特徴とする半導体記憶装置のデー
タ消去方法。」
　３　審決の理由の要旨
　(1)　審決は，特開昭６２－２６６９７号公報（引用例。甲４－１）に記載の発明
（引用発明）の内容を認定した上，本願発明と引用発明とを対比し，両者の一致点
を次のとおり認定した。
　「引用発明の『＋５Ｖの電源電圧』及び『接地電圧』は，本願発明の『第１の電
圧』及び『第２の電圧』にそれぞれ相当し，また，引用例に記載されている『比較
的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライ
ド）との２層構造のゲート絶縁膜』も，本願発明の『フローティングゲート』も共
に，電子を蓄積する機能を有するので『電荷蓄積部』という上位の概念で表現で
き，また，上記引用例に記載されている『データの書き込み』も，本願発明の『デ
ータの消去』も共に，『プログラミング』という上位の概念で表現することができ
るので，両者の発明は共に，『第１の電源電圧と該第１の電源電圧より低い第２の
電源電圧が与えられ，電荷蓄積部と該電荷蓄積部の上方に配置されたコントロール
ゲートとを有するトランジスタから構成されたメモリセルを備えた半導体記憶装置
のプログラミング方法において，前記コントロールゲートに前記第１の電源電圧と
同じ極性の電圧を印加し，前記トランジスタのドレインに前記第２の電源電圧より
低い電圧を印加することにより，電荷蓄積部に電子を注入して，メモリセルのプロ
グラミングを行うことを特徴とする半導体記憶装置のプログラミング方法。』であ
る点で一致する。」
　(2)　審決は，本願発明と引用発明との相違点を次のとおり認定した。
　「＜相違点１＞本願発明では，電荷蓄積部がフローティングゲートであるのに対
して，引用発明では，電荷蓄積部が比較的薄いシリコン酸化膜とその上に形成され
比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜である
点。＜相違点２＞本願発明では，コントロールゲートに印加する電圧が第１の電圧
よりも高い電圧であるのに対して，引用発明ではコントロールゲートに印加する電
圧が第１の電圧と同じ値の電圧である点。＜相違点３＞本願発明では，プログラミ
ングがデータの消去であるのに対して，引用発明では，プログラミングがデータの
書き込みである点。」
　(3)　審決は，相違点につき，次のとおり判断した。
　「相違点１について検討すると，フローティングゲートを電荷蓄積部とすること
は例えば，特開昭６３－１８８８９６号公報あるいは特開平１－１０５３９７号公
報あるいは特開平１－２８９２８２号公報にも示されるように従来周知の技術事項
であって，比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化
膜（ナイトライド）との２層構造のゲート絶縁膜に電子を注入するための電圧の供
給手法はそのままフローティングゲートに電子を注入するための電圧の供給手法に
適用することができるものであるから，上記引用例に記載されている比較的薄いシ
リコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）との
２層構造のゲート絶縁膜に代えてフローティングゲートを採用して本願発明のよう
に構成することは当業者が容易に想到し得る程度のものと認められる。
　相違点２について検討すると，電荷蓄積部に電子を蓄積させるためには，コント
ロールゲートにトンネル現象を生じさせるのに十分な値の電圧が供給されれば良
く，本願発明のように第１の電源電圧よりも大きい電圧とするか引用発明のように
第１の電源電圧と同じ値とするかは他の電極であるドレインに供給される電圧値
（逆極性）などの関係で決まるものであり，本願発明のようにコントロールゲート
に供給される電圧を第１の電源電圧よりも高い値とすることに格別の技術的な意味
があるとは認められず，上記相違点２を格別なものとすることはできない。
　相違点３について検討すると，従来から不揮発性メモリの分野では，電荷蓄積部
に電子を注入した状態を消去状態と表現したり，あるいは書き込み状態と表現した
りすることが慣用的に行われており，引用発明のデータの書き込み方法をデータの
消去方法に代えて本願発明のように構成することは，当業者が容易に想到し得る程
度のものと認められる。」
　(4)　審決は，次のとおり結論付けた。
　「本願発明は，引用発明及び従来周知の技術事項に基づいて当業者が容易に想到
し得たものと認められるので，特許法２９条２項の規定に該当し，特許を受けるこ
とができない。」
第３　原告の主張（審決取消事由）の要点
　１　取消事由１（一致点の認定の誤り及び相違点の看過）
　(1)　審決の一致点の認定は，正確性に欠け，誤ったものである。審決は，上位概
念で表現し，本願発明の請求項に記載の文言をより広義な文言に置き換えているこ
とに基本的な誤りがある。
　(a)　審決は，引用例の「＋５Ｖの電源電圧」及び「接地電圧」は，本願発明の
「第１の電圧」及び「第２の電圧」にそれぞれ相当するとしている。
　しかし，請求項１の本願発明には電源電圧として，「第１の電源電圧」と「第２
の電源電圧」は記載されているものの，いかような種類の電圧も含まれるような
「第１の電圧」や「第２の電圧」とした記載はない。引用例の「＋５Ｖの電源電
圧」及び「接地電圧」が本願発明における「第１の電源電圧」及び「第２の電源電
圧」に真に対応するものであるか否かの検討がなされていない。
　(b)　審決は，引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚
いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」と本願発明の
「フローティングゲート」も，電子を蓄積する機能を有するので「電荷蓄積部」と
いう上位の概念で表現できるとしている。
　しかし，本願発明の明細書（甲２）には，「フローティングゲート下全面にトン
ネル酸化膜を形成したＮチャンネルFLOTOXトランジスタ」との記載（３１頁）があ
り，トンネル酸化膜なるゲート絶縁膜は，フローティングゲートとは別にあること
は明白である。一方，引用例は，ゲート絶縁膜そのものが２層構造とされているも
のである。
　(c)　審決は，引用例に記載されている「データの書き込み」も，本願発明の「デ
ータの消去」も共に，「プログラミング」という上位の概念で表現することができ
るとしている。
　しかし，本願発明では，「データの消去」（請求項１）と「データの書き込み」
（請求項２）を別々の請求項で記載し，分けている。それにもかかわらず，引用例
の「データの書き込み」と本願発明の「データの消去」を対比し，上位概念で表現
する理由はない。審決は，請求項１記載の本願発明を文言どおりに正しく対比して
いない証しである。電子の放出か注入かの違いは明らかな相違点として認めるべき
である。
　さらに，プログラミングとは，複数のデータの書き込みと消去の両方を用いて行
われるものと解されるべきである。書き込み又は消去の一方に対してのみプログラ
ミングとして上記概念で表現されるものではない。
　(2)　審決は，上記のように一致点の認定を誤った結果，審決が認定した相違点１
ないし３以外にも次のような相違点があることを看過した。
　(a)　相違点４：本願発明は，フローティングゲートを有するものであるのに対
し，引用発明は，比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲー
ト絶縁膜を用いるものを開示しているにすぎず，フローティングゲートを用いるこ
とは開示していない。
　(b)　相違点５：本願発明は，データの消去に電子の注入を用いているのに対し，
引用発明は，データの消去に電子の放出を用いている。
　(c)　相違点６：本願発明は，消去時にはメモリセルを構成するトランジスタのコ
ントロールゲートに第１の電源電圧より高い電圧を印加するのに対して，引用発明
は，消去時にはＭＮＯＳトランジスタのゲートには負電圧を印加している。
　(d)　相違点７：本願発明は，消去時にはメモリセルを構成するトランジスタのソ
ースあるいはドレインに第２の電源電圧より低い電圧を印加するのに対して，引用
発明は，消去時にはＭＮＯＳトランジスタのドレインあるいはドレインに＋５Ｖを
印加している。
　２　取消事由２（相違点１についての判断の誤り）
　(1)　引用例（甲４－１）や審決の挙げる先行文献（特開昭６３－１８８８９６号
公報，特開平１－１０５３９７号公報，特開平１－２８９２８２号公報。甲４－
２・４・５）には，比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリ
コン窒化膜（ナイトライド）との２層構造のゲート絶縁膜に代えてフローティング
ゲートを採用できること，逆に，フローティングゲートに代えて上記２層構造のゲ
ート絶縁膜を採用できることについての記載や示唆は全くない。引用例には，発明
がＭＮＯＳトランジスタのように電気的に書き込み及び消去が行われる不揮発性記
憶素子をメモリセルとする半導体記憶装置に広く利用できるとの記載があるが（８
頁左下欄１５～１８行），根拠は何ら示されておらず，理解し得ない。この記載を
もってしても，上記のように採用できることを当業者であっても理解できるもので
はない。
　すなわち，審決は，引用発明につき，書き込みが行われるＭＮＯＳのゲートとチ
ャンネル（ドレイン）との間には約１０Ｖもの高電圧が印加されるため，トンネル
現象によってキャリアの注入がされると認定している。一方，本願発明では，トン
ネル現象によってフローティングゲートにキャリアを注入するのに，ゲートとソー
スあるいはドレイン間で，引用例の倍もある約２０Ｖ程度の電圧がかかるように電
圧を印加するものを用いて説明している。このような電圧が異なる引用例から，直
ちに，比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜
（ナイトライド）との２層構造のゲート絶縁膜に電子を注入するための電圧の供給
手法が，そのままフローティングゲートに電子を注入するための電圧の供給方法に
適用できるとは，当業者といえども容易に理解できない。
　引用例に対してフローティングゲートが適用できるという審決の判断には誤りが
ある。
　(2)　また，引用発明では「２層構造のゲート絶縁膜」そのものではなく，「２層
構造のゲート絶縁膜」の界面のトラップ準位に電荷を蓄積するものであり，本願発
明のように「フローティングゲート」そのものに電荷を蓄積するものとは構造とし
て全く異なる。そして，電荷を蓄積する部位の相違から，本願発明と引用発明とで
は，電荷を蓄積する方式での相違，すなわち電圧を印加する仕方の相違による電子
の注入や放出における相違をも生じ得ると考える方が自然である。審決は，このよ
うな相違については全く検討していない。
　(3)　「２層構造のゲート絶縁膜」とは構造が異なる「フローティングゲート」を
適用することを仮定してみても，このような構造の違いがあることからコントロー
ルゲートやソースあるいはドレインに印加する電圧をどのように設定すべきかを改
めて考慮し，「フローティングゲート」を用いた場合のコントロールゲートやソー
スあるいはドレインへ印加すべき最適な電圧を見いだすことが必要となるのは明ら
かである。このような創意工夫の過程を何ら考慮もせず，引用例の「２層構造のゲ
ート絶縁膜」に代えて本願発明の「フローティングゲート」を採用できるとした審
決の判断には誤りがある。
　３　取消事由３（相違点２についての判断の誤り）
　(1)　ゲートとソースあるいはドレイン間に２０Ｖ程度の電圧が必要であるとした
場合に，コントロールゲートに電源電圧と同程度の電圧，例えば５Ｖの電圧を用い
るとすれば，一方の電極には－１５Ｖもの電圧を印加する必要が生じ，接地電圧を
電源電圧の１つであるとして用いるとなると，２０Ｖもの電圧が必要となり，この
ような絶対値で１５Ｖ又は２０Ｖの電圧に耐え得る程度のサイズの高耐圧トランジ
スタが必要となり，結果としてメモリのサイズ全体が大きくなる。さらに，－１５
Ｖや２０Ｖの電圧を接地電圧から電圧降下回路で生成するとすれば，接地電圧から
－１５Ｖもの降下をしなければならず，２０Ｖの電圧に至っては，電源電圧が５Ｖ
であったとしても，これから１５Ｖも昇圧しなければならない。データの消去や書
き込みのたびに上記降下あるいは昇圧をするとすれば，上記のような電位差のある
電圧を生成しなければならず，消去や書き込みの時間が多大にかかる。
　本願発明は，単にコントロールゲートにトンネル現象を生じさせることだけを目
的としているものではなく，上記のような技術的課題を考慮し，その結果として，
第１の電源電圧より高い電圧をゲートへ，第２の電源電圧より低い電圧をソースあ
るいはドレインへ印加するといったことを不可分一体の必須要件としているもので
あり，コントロールゲートに供給される電圧が第１の電源電圧より高い値とするこ
とは十分な技術的意味をもっている。さらに，本願発明では，第１の電源電圧より
高い電圧と第２の電源電圧より低い電圧との両方をともに用いていることに意味が
ある。
　よって，審決が，第１の電源電圧より高い値とすることは格別の技術的な意味が
ないと判断したこと，及び第１の電源電圧より高い電圧と第２の電源電圧より低い
電圧との両方を用いてはじめて本願発明の意義があるにもかかわらず，この点につ
いては全く触れていないことは，誤りである。
　(2)　通常，半導体記憶装置においては，半導体記憶装置を構成する上で寄生容量
が形成されてしまう。この寄生容量が，動作上において充電や放電を生ずることか
ら，半導体記憶装置の動作の高速化に対して影響を及ぼしている。メモリセルに対
してデータの消去や書き込みの際，例えば，ゲートに電源電圧のようなレベルの電
圧を印加するようにしてしまうと，寄生容量へ電荷が取り込まれたり（充電），寄
生容量から電荷が放出されたり（放電）することにより，本来ゲートに与えるべき
電圧が安定して印加された状態となるまでに時間がかかることとなる。寄生容量に
対する同様な問題は，ソースあるいはドレインに印加する電圧が電源電圧レベルで
あった場合にも，メモリセルを形成するためのウェルの間に生ずる寄生容量，ウェ
ルとソースあるいはドレインとの間に生ずる寄生容量によって引き起こされる。
　引用発明では，データの書き込みの際に，ゲートに対して正の電圧として電源電
圧を印加するものであるため，上述のような問題が解消されるものではない。これ
に対して，本願発明では，データの消去の際に，コントロールゲートに第１の電圧
より高い電圧を印加し，ソースあるいはドレインに第２の電圧より低い電圧を印加
するものとしており，コントロールゲートへ印加する電圧を高いものとしているの
で，寄生容量への充電や放電をより早く行うことができ，本来与えるべき電圧が安
定して印加された状態となるのを引用発明より高速に行うことができる。本願発明
のように構成することで，データの消去や書き込みを短時間で行うことができ，半
導体記憶装置の動作の高速化を実現することができる。
　(3)　引用例においては，コントロールゲートに印加する電圧とドレインに印加す
る電圧が大きなものとならないようにするために，コントロールゲートに＋５Ｖの
電源電圧と同じ値の電圧を印加し，ドレインに－５Ｖの電圧を印加することを示す
記載や示唆はない。むしろ，引用例では＋５Ｖの電源電圧をコントロールゲートに
印加することを開示しているにすぎないことからすれば，＋５Ｖの電源電圧をその
ままコントロールゲートに印加するものと考える方が自然であり，＋６Ｖや＋７Ｖ
といった電源電圧とは異なる電圧を生成してこれをコントロールゲートに印加する
ようにする方が不自然である。そうすると，引用発明において，高電圧をコントロ
ールゲートに印加する電圧とドレインに印加する電圧に分担させるように，コント
ロールゲートに印加する電圧を＋５Ｖの電源電圧よりも高い値とし，ドレインに印
加する電圧を－５Ｖよりも低い値とするということは，当業者といえども容易にな
し得るものではない。
　(4)　甲４－２，乙２，３（後記被告の主張参照）は，いずれも電源電圧として印
加される電圧を消去や書き込みの際に用いることを開示するものであって，電源電
圧をそのままコントロールゲートに印加するものと考える方が自然であり，電源電
圧とは異なる電圧を生成してこれをコントロールゲートに印加するといったこと
は，当業者といえども容易に考慮し得ないことである。
　被告は，上記各証拠において，コントロールゲートとドレイン間に１０Ｖよりも
大きい高電圧を印加するメモリセルは周知であることを理由として，高電圧をコン
トロールゲートに印加する電圧とドレインに印加する電圧に分担させるように，コ
ントロールゲートに印加する電圧を＋５Ｖの電源電圧よりも高い値とし，ドレイン
に印加する電圧を－５Ｖよりも低い値とすることが，当業者が容易になし得たとす
るが，妥当性がない。
　４　取消事由４（相違点３についての判断の誤り）
　本願発明のように電子の注入をデータの消去に限ることには技術的に意味があ
る。つまり，引用例のように電子の放出をデータの消去としてしまうと，例えば，
同時に複数のメモリセルに対して消去を行いたい場合には，複数のメモリセルが消
去状態となるように，各メモリセルから電子を確実に放出しようとすることから，
一定時間（消去対象の全てのメモリセルから電子の放出が確実にされるに十分な時
間）だけ電子の放出をするように電圧を与えることになる。しかし，電子の放出が
完了するタイミングは各メモリセルごとに異なるので，早々に電子の放出が完了し
たメモリセルは，他のメモリセルが電子の放出を完了するまで，電子の放出に必要
な電圧が印加され続けることになり，このような状態が続くと，フローティングゲ
ート型のトランジスタは過消去を起こしてしまい，過消去が起こると，ゲートの電
圧にかかわらず常にソースとドレイン間に電流が流れてしまい，この結果，以降の
動作ではメモリセルとして正常に機能できなくなる（このようなことは，書き込ま
れるデータが種々異なるような書き込み動作時では各メモリセルに対して個別にア
クセスすることからほとんど問題にはならない。）。本願発明では，上記課題を考
慮し，データの消去をあえて電子の注入によりするようにした。
　引用発明は，そもそもフローティングゲートを有さず，電子の注入を書き込みと
することを開示した技術である。電子の注入を書き込みとして用いることのみを開
示する引用例に対して，本願発明のフローティングゲートと引用例の２層のゲート
絶縁膜とが機能として同様であると仮定しても，構造的な違いから「過消去」とい
う課題が引用例などで生ずる効果になるとは断言できるものではなく，「慣用手段
の奏する効果を奏するように適用する」こと自体，当業者といえども容易にできる
ものではない。
第４　被告の主張の要点
　１　取消事由１（一致点の認定の誤り及び相違点の看過）に対して
　(1)　一致点の認定について
　(a)　審決に記載した「第１の電圧」及び「第２の電圧」が「第１の電源電圧」及
び「第２の電源電圧」の誤記であることは明らかである。
　(b)　両発明を対比して判断するに当たり，本願発明の各構成要素と刊行物記載の
発明のそれとが，表現が異なる場合，本願発明の構成要素と対応する刊行物記載の
発明の構成要素の技術内容を分析して，その分析結果と本願発明の構成要素の技術
的意義から導かれる技術内容とから共通する技術内容を抽出し，両者に共通する上
位の概念があれば，この上位の概念をこの構成要素に置き換えて表現することによ
り，一応その構成要素を一致点として認定しておき，その後に，両者の相違する技
術内容を相違点として認定することは，両発明を対比して判断する際の手法として
よく行われていることであり，違法ではない。
　本願発明の「フローティングゲート」は注入された電子を蓄積する機能を奏し，
引用発明の「２層構造のゲート絶縁膜」も注入された電子を蓄積する機能を奏する
のであるから，両者は，共に電子を蓄積する機能を奏する点で，「電荷蓄積部」と
いう上位概念で表現することができる。
　引用発明の「２層構造のゲート絶縁膜」が本願発明の「ゲート絶縁膜」と同様な
機能を奏するとしても，電子を蓄積する機能も奏するのであり，審決は，「２層構
造のゲート絶縁膜」が電子を蓄積する機能を奏する点をとらえて，「２層構造のゲ
ート絶縁膜」が「電荷蓄積部」という上位概念で表現することができると認定して
いるのであり，その認定に誤りはない。
　(c)　審決は，本願発明と引用発明とを上位概念で表現してから対比しているので
はなく，本願発明と引用発明とを対比する一環として本願発明の「データの消去」
と引用発明の「データの書き込み」とを対比して，その結果として，共に「プログ
ラミング」という上位の概念で表現することができるとの認定をしている。そうで
あるからこそ，審決は，相違点３として「本願発明では，プログラミングがデータ
の消去であるのに対して，上記引用例に記載されている発明では，プログラミング
がデータの書き込みである点。」を認定している。
　「プログラミング」という文言は，「複数のデータの書き込みと消去の両方を用
いて行われるもの」の意味で用いられることがある。しかし，半導体記憶装置の技
術分野において，「プログラミング」という文言は，メモリの記憶データを変更さ
せる動作の意味，すなわち，メモリへの記憶データの書き込みの意味とメモリの記
憶データの少なくとも部分的な消去の意味とに用いられることもある。審決は，
「プログラミング」を，引用発明の「データの書き込み」の上位概念であり本願発
明の「データの消去」の上位概念であるとしているのであるから，「プログラミン
グ」という文言を，記憶データを変更させる動作の意味で記載していることは明ら
かである。よって，原告の主張は失当であり，審決の認定に誤りはない。
　(2)　相違点の看過について
　審決は，原告が主張する相違点４を相違点１として認定している。
　原告が主張する相違点５～７は，いずれも本願発明と引用例に記載されたデータ
の消去方法との相違点であり，本願発明と引用発明との相違点ではない。審決は，
引用例に記載されたデータ書き込み方法を引用発明と認定し，本願発明と引用発明
とを対比しているのである。
　相違点の看過をいう原告の主張は失当である。
　２　取消事由２（相違点１についての判断の誤り）に対して
　(1)　乙２（特開昭５５－１５６３７０号公報）に記載されているように（１頁右
下欄１８行～２頁左上欄１６行，２頁右下欄１８行～３頁左上欄６行），電荷蓄積
部に電荷が注入されると，そのしきい値電圧が一方の安定な値から他方の安定な値
に変化する不揮発性半導体記憶装置のメモリセルとして，電荷蓄積部として２層構
造のゲート絶縁膜を用いたもののほかに，電荷蓄積部としてフローティングゲート
を用いたものが周知である。そして，電荷蓄積部としてフローティングゲートを用
いたものでも，電荷蓄積部として２層構造のゲート絶縁膜を用いたものと同様に，
電荷蓄積部に電荷を注入するのに，コントロールゲートとドレイン間に高電圧を印
加することは明らかである。
　(2)　引用例において，「ＭＮＯＳのゲートとチャンネル（ドレイン）との間には
約１０Ｖもの高電圧が印加される」と記載されているが（５頁右下欄１５～１８
行），このような高電圧を印加できるのは，コントロールゲートに正の電圧を印加
し，ドレインに負の電圧を印加しているからにほかならない。これは，電荷蓄積部
として２層構造のゲート絶縁膜を用いたメモリセルの電荷蓄積部への電子の注入に
限らず，電荷蓄積部としてフローティングゲートを用いたメモリセルの電荷蓄積部
への電子の注入にも共通して適用される電圧の供給方法である（乙２～５）。審決
が判断しているとおり，「２層構造のゲート絶縁膜に電子を注入するための電圧の
供給手法はそのままフローティングゲートに電子を注入するための電圧の供給手法
に適用することができる」のである。
　(3)　以上によれば，引用発明において，電荷蓄積部として２層構造のゲート絶縁
膜を用いたメモリセルに代えて電荷蓄積部としてフローティングゲートを用いたメ
モリセルを採用することは，当業者が容易になし得たことである。
　なお，電荷蓄積部としてフローティングゲートを用いたものと，２層構造のゲー
ト絶縁膜を用いたものとで，メモリセルの電荷蓄積部への電子の注入におけるコン
トロールゲートとドレイン間で必要となる高電圧の値が異なるとしても，引用発明
において，電荷蓄積部としてフローティングゲートを用いたメモリセルを採用する
ことを阻害するものではない。
　審決の相違点１についての判断に誤りはない。
　３　取消事由３（相違点２についての判断の誤り）に対して
　(1)　引用発明は，コントロールゲートに＋５Ｖの電源電圧と同じ値の電圧を印加
しているが，ドレインに－５Ｖの電圧を印加しているのであり，コントロールゲー
トとドレイン間の高電圧は１０Ｖである。
　前記のとおり，引用発明は，「コントロールゲートに印加する電圧及びドレイン
に印加する電圧を高電圧としないでコントロールゲートとドレイン間に高電圧を印
加するように，コントロールゲートに正の電圧を印加し，ドレインに負の電圧を印
加」している。すなわち，コントロールゲートとドレイン間に印加する高電圧を，
コントロールゲートに印加する電圧とドレインに印加する電圧に分担させて，コン
トロールゲートに印加する電圧とドレインに印加する電圧が大きなものとならない
ようにしている。
　したがって，コントロールゲートとドレイン間に２０Ｖの高電圧を印加する必要
があるときに，高電圧をコントロールゲートに印加する電圧とドレインに印加する
電圧に分担させるように，コントロールゲートに印加する電圧を＋５Ｖの電源電圧
よりも高い値とすることは，当業者が容易になし得たことである。
　審決は，コントロールゲートに印加する電圧を第１の電源電圧よりも高い値とす
ることは当業者が容易になし得たことであるという意味で，「本願発明のようにコ
ントロールゲートに供給される電圧を第１の電源電圧よりも高い値とすることに格
別の技術的な意味があるとは認められず」と記載しているのであり，誤りはない。
　(2)　甲４－２（特開昭６３－１８８８９６号公報），乙２（特開昭５５－１５６
３７０号公報），乙３（特開昭５９－１６３７１号公報）に見られるように，電荷
蓄積部としてフローティングゲートを用いたメモリセルであるか２層構造のゲート
絶縁膜を用いたメモリセルであるかを問わず，トンネル現象により電荷蓄積部に電
子を注入するのに，コントロールゲートとドレイン間に１０Ｖよりも大きい高電圧
を印加するメモリセルは周知である。
　したがって，コントロールゲートとドレイン間に＋５Ｖの電源電圧の大きさの２
倍の１０Ｖよりも大きい高電圧を印加する必要があるときに，高電圧をコントロー
ルゲートに印加する電圧とドレインに印加する電圧に分担させるように，コントロ
ールゲートに印加する電圧を＋５Ｖの電源電圧よりも高い値とし，ドレインに印加
する電圧を－５Ｖの電圧よりも低い値とすることは，当業者が容易になし得たこと
である。
　(3)　原告は，本願発明では，コントロールゲートへ印加する電圧を高いものとし
ているので，寄生容量への充電や放電をより早く行うことができ，本来与えるべき
電圧が安定して印加された状態となるのを引用発明より高速に行うことができる旨
主張するが，上記の効果は，本願明細書で説明されていない効果である。また，コ
ントロールゲートへ印加する電圧を高くするということは，本来与えるべき電圧も
高いということであり，本来与えるべき電圧が安定して印加された状態になる時間
が短縮されるとは考えられない。
　４　取消事由４（相違点３についての判断の誤り）に対して
　原告は，本願発明について，同時に複数のメモリセルに対してデータの消去を行
う消去動作時に過消去を起こさないという効果を主張するが，この効果は，本願明
細書で説明されていない。
　上記効果は，「電子の注入をデータの消去に限ること」による効果であり，電荷
蓄積部に電子を注入した状態をデータが消去された状態として利用する慣用手段に
おいても生じる効果である。
　審決は，電荷蓄積部に電子を注入した状態をデータが消去された状態として利用
する慣用手段を引用発明に適用して，本願発明のように電荷蓄積部に電子を注入し
た状態をデータが消去された状態として利用することは，当業者が容易に想到し得
たことと判断しているのであり，慣用手段を引用発明に適用すれば，適用された発
明が慣用手段の奏する効果を奏することは，当業者が当然に予測できることであ
る。
　したがって，本願発明が上記効果を奏するとしても，慣用手段を引用発明に適用
することを阻害するものではない。
　原告の主張は失当である。
第５　当裁判所の判断
　１　取消事由１（一致点の認定の誤り及び相違点の看過）について
　(1)　審決の一致点の認定について
　(a)　審決の説示全体に照らして合理的に解釈するならば，原告が認定の誤りであ
ると指摘する審決中の「第１の電圧」及び「第２の電圧」という記載は，それぞれ
「第１の電源電圧」及び「第２の電源電圧」の誤記であることが明らかである。
　そして，審決も認定するとおり，引用例には，＋５Ｖの電源電圧と電源電圧より
低い接地電圧が与えられる発明が記載されている（甲４－１。原告もこの認定を争
う趣旨ではない。）。一方，本願発明においては，「第１の電源電圧」と「第２の
電源電圧」に関し，「本実施例は，ワード線単位で消去可能な，５Ｖ単一電源一括
消去型Ｅ2ＰＲＯＭを構成した場合の一例である。」（甲２，３０頁）と記載され，
「第１の電源電圧」に＋５Ｖの電源電圧が含まれ，また「第２の電源電圧」に接地
電圧が含まれるものと認められる。そうすると，引用例の「＋５Ｖの電源電圧」及
び「接地電圧」は，本願発明の「第１の電源電圧」及び「第２の電源電圧」にそれ
ぞれ相当するといえるのであり，審決に原告主張の誤りがあるとはいえない。
　(b)　審決も認定するとおり，引用例には，比較的薄いシリコン酸化膜とその上に
形成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜
に電子を注入する発明が記載されている（甲４－１。原告もこの認定自体を争う趣
旨ではない。）。そして，この電子は，２層構造のゲート絶縁膜のトラップに確保
されることは技術常識であるから（乙３），引用例における「比較的薄いシリコン
酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）との２層構
造のゲート絶縁膜」は，電子を蓄積する機能を有するといえる。
　また，本願発明においても，フローティングゲートへ電子を注入するものであ
り，この電子もフローティングゲートに蓄積されることは技術常識（甲４－３，５
頁）であるから，本願発明の「フローティングゲート」は，電子を蓄積する機能を
有するといえる。
　そうすると，審決が，引用例の「比較的薄いシリコン酸化膜とその上に形成され
比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」と本願
発明の「フローティングゲート」について，共に電子を蓄積する機能を有すること
を理由に，「電荷蓄積部」という上位概念で表現できると認定した点に誤りはな
い。
　(c)　原告は，審決が引用例の「データ書き込み」と本願発明の「データの消去」
とを対比した点を非難する。しかし，審決は，本願発明の半導体記憶装置のデータ
消去方法と引用発明の半導体記憶装置のデータ書き込み方法とをそれぞれ認定した
上，両者の対比を行っているのであるから，この対比自体に誤りがあるということ
はできない。なお，審決は，「データ書き込み」の点と「データの消去」の点は，
相違点３として認定した上で検討を行っているのであるから，この点をもって対比
に誤りがあると断ずることはできない。
また，原告は，「プログラミングとは，複数のデータの書き込みと消去の両方を
用いて行われるものと解されるべきものであり，書き込み又は消去の一方に対して
のみプログラミングとして上位概念で表現されるものではない。」と主張する。し
かしながら，半導体記憶装置のプログラミング方法は，その主要な過程である消去
方法もデータの書き込み方法も包含することは技術常識であるから（乙１），審決
が，データの書き込み方法と消去方法とを共にプログラミング方法という上位の概
念で表現することができると説示した点に，誤りがあるとはいえない。
　原告の主張は，採用することができない。
　(2)　相違点の看過について
　原告は，一致点の認定の誤りをいう主張を前提として，審決には，相違点４ない
し７の看過があると主張するものであるところ，上記(1)に判示したとおり，一致点
の認定の誤りをいう原告の主張は，採用し得ないのであるから，相違点の看過をい
う主張もまた採用することができない。
　なお，前判示のとおり，審決の一致点の認定は，是認し得るのであるから，結
局，原告主張の相違点４は，相違点１と変わらないものであり，原告主張の相違点
５ないし７は，引用例における消去時の構成と対比することを前提に相違点の看過
をいうものであって，失当であるというほかない。
　２　取消事由２（相違点１についての判断の誤り）について
　(1)　取消事由２(1)の主張について検討する。
　(1-1)　引用例（甲４－１）を検討すると，以下の記載がある（明白な誤字脱字は
訂正した上で引用する。）。
　(a)「〔技術分野〕この発明は，半導体記憶装置に関するもので，例えば，電気的
に書込及び消去がなされるＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・プログ
ラマブル・リード・オンリー・メモリ）に利用して有効な技術に関するものであ
る。」（１頁右下欄１１～１６行）
　(b)「〔背景技術〕半導体不揮発性メモリ，例えば比較的薄いシリコン酸化膜とそ
の上に形成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート
絶縁膜を持つ絶縁ゲート電界効果トランジスタ（以下，単にＭＮＯＳという）は，
その駆動電源が遮断されても記憶内容を保持する。このＭＮＯＳは，記憶情報の書
込み及び消去を電気的に行うことができる。…ＭＮＯＳのゲート絶縁膜には，記憶
情報の書込み又は消去のために，トンネル現象によりキャリアの注入が生じるよう
な高電界が作用させられる。すなわち書込み動作において，ＭＮＯＳの基体ゲート
（ウェル）とゲート電極間に高電圧が印加される。…ソース領域及びドレイン領域
に上記のように０Ｖの電圧が印加されるとゲート絶縁膜には上記ゲートの高電圧に
応じた高電界が作用することになる。その結果，ゲート絶縁膜にはトンネル現象に
よりチャンネルからキャリアとして電子が注入される。」（１頁右下欄１７行～２
頁右上欄７行）
　(c)「〔実施例〕第１図には，この発明をＭＮＯＳを記憶素子とするＥＥＰＲＯＭ
装置に適用した場合の一実施例の回路図が示されている。…この実施例では，約５
Ｖのような電源電圧Ｖｃｃの他，読み出し，書き込み及び消去動作のために用いら
れる－５Ｖのような負の電圧Ｖｐが用いられる。」（２頁右下欄１４行～３頁左上
欄５行）
　(d)「同図において，メモリアレイＭ－ＡＲＹは，マトリックス配置されたメモリ
セルとしてのＭＮＯＳトランジスタＭ１～Ｍ４を含んでいる。同一の行に配置され
たＭＮＯＳトランジスタＭ１とＭ２のそれぞれのゲートは，ワード線Ｗ１に共通接
続される。同様に他の同一の行に配置されたＭＮＯＳトランジスタＭ３とＭ４のゲ
ートは，それぞれワード線Ｗ２に共通接続されている。同一の列に配置されたＭＮ
ＯＳトランジスタＭ１とＭ３のドレインは，ディジット（もしくはデータ）線Ｄ１
に共通接続され，そのソースは共通ソース線Ｓ１に接続されている。」（３頁左上
欄１２行～右上欄３行），「この実施例に従うと，上記ＭＮＯＳトランジスタに対
する各種動作におけるレベルは，次表１のようにされる。但し，表１において，記
号Ｎは－５Ｖのような負電位を意味し，記号Ｐは＋５Ｖのような正電位を意味す
る。記号Ｏは０Ｖのような電位を意味する。記号Ｆは，フローティング状態を意味
する。記号Ｌ１は，ＭＮＯＳの記憶情報に従った２Ｖのようなハイレベル又は０Ｖ
のようなロウレベルを意味する。記号Ｌ２は，書き込むべきデータに従ったレベル
を意味し，＋５Ｖのような正電位又は－５Ｖのような負電位をとる。」
（４頁右下欄９～１９行），「書き込み動作においては，…ワード線Ｗ１は，出力
回路ＴＲＯの出力に応じてほゞ電源電圧Ｖｃｃのようなハイレベルにされる。…各
デジット線の電位Ｄ１，Ｄ２等は，既に書き込むべき信号を保持しているラッチ回
路ＦＦの出力信号に応じた駆動信号ＤＲＶによる上記類似の電圧変換動作によっ
て，書き込み動作（キャリアの注入）を行う場合，－５Ｖのような負電位にされ，
書き込みを行わない場合＋５Ｖのようなハイレベルにされる。これにより，書き込
みが行われるＭＮＯＳのゲートとチャンネル（ドレイン）との間には約１０Ｖもの
高電圧が印加されるため，トンネル現象によってキャリアの注入がなされる。」
（５頁左上欄下から５行～５頁右下欄１８行）
　(e)「〔利用分野〕この発明は，ＭＮＯＳトランジスタのように電気的に書き込み
及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置に広く利
用できるものである。」（８頁左下欄１４～１８行）
　(1-2)　上記記載によれば，引用例は，ＭＮＯＳトランジスタという「比較的薄い
シリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）と
の２層構造のゲート絶縁膜を持つ」電気的に書き込み及び消去が行われる不揮発性
記憶素子をメモリセルとする半導体記憶装置であって，書き込み動作（キャリアの
注入）を行う場合，ゲートに＋５Ｖのような正電位，ドレインに－５Ｖのような負
電位として，高電界とし，ＭＮＯＳのゲート絶縁膜にトンネル電流が流れるように
し，電子を注入すること（上記(b)，(d)），この発明をＭＮＯＳを記憶素子とする
ＥＥＰＲＯＭ装置に適用した場合を実施例としているところ，この発明は，ＭＮＯ
Ｓトランジスタのように電気的に書き込み及び消去が行われる不揮発性記憶素子を
メモリセルとする半導体記憶装置に広く利用できるものであること（上
記(c)，(e)）が認められる。
　そして，特開昭６３－１８８８９６号公報（甲４－２）には，フローティングゲ
ートを備えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセル
とする半導体記憶装置であって，データ消去モードでは，コントロールゲートに２
０Ｖ（集積回路内部においてＶｃｃ５Ｖの電圧を昇圧），ドレインに０Ｖとして，
高電界とし，フローティングゲートへトンネル電流が流れるようにし，電子を注入
することが記載されている。また，特開昭６４－２１７９５号公報（甲４－３）に
は，フローティングゲートを備えた電気的に書き込み及び消去が行われる不揮発性
記憶素子をメモリセルとする半導体記憶装置であって，消去動作ではコントロール
ゲートにＶｐｐ１（内部昇圧による正の電圧），ドレインに０Ｖとして，高電界と
し，フローティングゲートへトンネル電流が流れるようにし，電子を注入すること
が記載されている。これらによれば，①フローティングゲートに電荷蓄積部という
機能を持たせること，②消去動作時では，ゲートとドレイン間の高電界によりトン
ネル電流を流し，電子の注入という作用を行わせることは，当業者に周知の技術事
項であるといえる。
　そうすると，上記①の機能及び上記②の作用は，フローティングゲートを用いる
ものも，引用例の「比較的薄いシリコン酸化膜とその上に形成され比較的厚いシリ
コン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」を用いるものも，共通
としているのであるから，「比較的薄いシリコン酸化膜とその上に形成され比較的
厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」に電子を注入
するための電圧の供給手法は，そのままフローティングゲートに電子を注入するた
めの電圧の供給手法に適用する有力な根拠が存在し，引用例に記載されている「比
較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトラ
イド）との２層構造のゲート絶縁膜」に代えてフローティングゲートを採用するこ
とは，当業者が容易に想到し得るものといえる。
　また，引用例には，上記のとおり，この発明をＭＮＯＳを記憶素子とするＥＥＰ
ＲＯＭ装置に適用した場合を実施例としているが，この発明は，ＭＮＯＳトランジ
スタのように電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセル
とする半導体記憶装置に広く利用できるものであることが記載され，電気的に書き
込み及び消去が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置とし
て，フローティングゲートを備えたものは周知であるから，引用例は，直接的では
ないにせよ，フローティングゲートを備えたものを示唆しているともいえる。
　(1-3)　以上説示したとおり，原告の取消事由２(1)の主張は，採用し得ない。
　(2)　取消事由２(2)の主張について検討する。
　本願発明は，ゲートとソースあるいはドレイン間で必要となる電圧について，第
１の電源電圧と第１の電源電圧より低い第２の電源電圧が与えられること，コント
ロールゲートに第１の電源電圧より高い電圧を印加し，トランジスタのソースある
いはドレインに第２の電源電圧より低い電圧を印加すること，及びフローテイング
ゲートへ電子を注入することが記載されているだけであり，その数値は，特定され
ていない。一方，引用発明も，フローテイングゲートへ電子を注入することが必要
であると認められるが，必要とされる電位は，電子を注入するに必要な正の電圧と
負の電圧の差の電位であり，実施例に「ＭＮＯＳのゲートとチャンネル（ドレイ
ン）との間には約１０Ｖもの高電圧が印加される」と約１０Ｖとの記載があるだけ
である。そうすると，両者は，共に電子の注入を行う程度の電位が必要であるとは
いえるが，両者において，必要となる電位が異なるとまではいえない。
　また，確かに，電荷を蓄積する部位は異なるとはいえるが，前判示のとおり，上
記①の機能及び②の作用は，フローティングゲートを用いるものも，引用例の「比
較的薄いシリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトラ
イド）との２層構造のゲート絶縁膜」を用いるものも，共通としているのであるか
ら，電荷を蓄積する部位が異なることをもって，適用の容易想到性を否定すること
はできない。
　原告の取消事由２(2)の主張は，採用することができない。
　(3)　取消事由２(3)の主張について検討する。
　前判示のとおり，フローティングゲートを適用する場合に，構造が異なる点があ
るとしても，上記①の機能及び②の作用は共通しているのであるから，比較的薄い
シリコン酸化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）と
の２層構造のゲート絶縁膜に電子を注入するための電圧の供給手法は，そのままフ
ローティングゲートに電子を注入するための電圧の供給手法に適用することができ
るものであるといえる。このことに加え，コントロールゲートやソースあるいはド
レインへ印加すべき最適電圧を検討することは，当然行われるべきことといえるか
ら，原告の主張は，採用することができない。
　(4)　原告が取消事由２として種々主張するところをすべて検討しても，相違点１
についての審決の判断に誤りがあるとはいえない。
　３　取消事由３（相違点２についての判断の誤り）について
　(1)　取消事由３(1)の主張について検討する。
　引用例（甲４－１）には，ＭＮＯＳトランジスタという「比較的薄いシリコン酸
化膜とその上に形成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造
のゲート絶縁膜を持つ」電気的に書き込み及び消去が行われる不揮発性記憶素子を
メモリセルとする半導体記憶装置であって，書き込み動作（キャリアの注入）を行
う場合，ゲートに＋５Ｖのような正電位，ドレインに－５Ｖのような負電位とする
こと，電源電圧Ｖｃｃは約５Ｖ，接地電位は０Ｖとされていることが記載されてい
る。よって，引用例には，コントロールゲートに電源電圧Ｖｃｃ５Ｖと同じ電位，
ドレインには接地電圧０Ｖより低い電位を与え，電圧差１０Ｖとしていることが記
載されているといえる。また，引用例には，ゲートの電圧は正の電圧とされ，５Ｖ
に特定されていない記載もある。
特開昭６３－１８８８９６号公報（甲４－２）には，フローティングゲートを備
えた電気的に書き込み及び消去が行われる不揮発性記憶素子をメモリセルとする半
導体記憶装置であって，データ消去モードでは，コントロールゲートに２０Ｖ（集
積回路内部においてＶｃｃ５Ｖの電圧を昇圧），ドレインに０Ｖとすることが記載
され，特開昭６４－２１７９５号公報（甲４－３）には，コントロールゲートにＶ
ｐｐ１（内部昇圧による正の電圧），ドレインに０Ｖとすることが記載されてい
る。これらによれば，コントロールゲートに電源電圧５Ｖより高い電位，ドレイン
に接地電位０Ｖと同じ電位を与え，電位差を２０Ｖ（Ｖｐｐ１）とすることも周知
の構成といえる。
特公昭５４－３６４４６号公報（乙４）には，第１０図において，２層構造のゲ
ート絶縁膜を持つトランジスタ又はフローティングゲートを備えたトランジスタ９
２の動作電位として，ゲートに＋８Ｖ，ソースに－１２Ｖとし，電位差を２０Ｖと
することが記載されており，ゲートに５Ｖより大きい電圧とし，ソースに０Ｖより
低い電圧とする構成が記載されているといえる。
　そして，半導体記憶装置の分野では，コントロールゲート，ドレイン（ソース）
に加える電位（絶対値）が高いほど，電位を発生，供給する回路の耐電圧を高くす
る必要があるため，素子サイズを大きくする必要があり，また，必要とする電圧ま
で電源電圧から昇圧するために要する時間がかかることが技術常識であることは，
当裁判所にも自明である。よって，引用発明は，高電圧に耐え得る程度のサイズの
高耐圧トランジスタの準備，電源電圧や接地電圧からの昇圧にかかる時間が多大と
いう技術的な課題を解決し得る構成を有しているといえる。
　また，本願明細書を始めとする本件全証拠によっても，５Ｖの電源電圧を昇圧し
ないものに適したトランジスタ，配線等による寄生容量と，５Ｖの電源電圧を昇圧
したものに適したトランジスタ，配線等による寄生容量との影響の差が明確でな
く，それぞれ場合の寄生容量に対する充放電時間の差も明確でない。仮に，５Ｖの
電源電圧を昇圧したものの方が短い時間で充放電できるとしても，一方では，昇圧
した電圧を得るのに要する時間は長くなることから，上記各場合における合計時間
の差は，依然として明確ではない。
　そうすると，引用例に記載されている「比較的薄いシリコン酸化膜とその上に形
成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」
に代えて，周知の技術的事項であるフローティングゲートを採用するに際し，ゲー
トに供給される電位を＋８Ｖなどとすることは，従来から知られており，その作用
効果も格別なものとは認められないのであって，コントロールゲートに供給される
電位を第１の電源電圧＋５Ｖより高い値とすることは，当業者が容易になし得たも
のと認められる。
　以上判示したところに照らせば，原告の取消事由３(1)の主張は，採用し得ない。
　(2)　取消事由３(2)の主張について検討する。
　前判示のとおり，仮に，５Ｖの電源電圧を昇圧しないものと比べて，５Ｖの電源
電圧を昇圧したものの方が短い時間で充放電できるとしても，昇圧した電圧を得る
のに要する時間が長くなることをも考慮すると，各場合における合計時間の差は明
確ではないというほかない。原告の主張は，採用の限りではない。
　(3)　取消事由３(3)の主張について検討する。
　引用例には，コントロールゲートに印加する電圧について，正の電圧とする記載
もあり，必ずしも＋５Ｖの電源電圧とは異なる値の電圧を排除しているものとは解
されない。そして，特公昭５４－３６４４６号公報（乙４）には，２層構造のゲー
ト絶縁膜を持つトランジスタ又はフローティングゲートを備えたトランジスタ９２
の動作電位として，ゲートに＋８Ｖ，ソースに－１２Ｖとし，電位差を２０Ｖとす
ることが記載されていることは，前判示のとおりである。原告の主張は，採用し得
ない。
　(4)　取消事由３(4)の主張について検討する。
　特開昭６３－１８８８９６号公報（甲４－２），特開昭６４－２１７９５号公報
（甲４－３）に記載されているように，電源電圧とは異なる電圧を生成してこれを
コントロールゲートに印加することは，周知の技術的事項である。したがって，原
告の主張は，採用することができない。
　(5)　原告が取消事由３として種々主張するところをすべて検討しても，相違点２
についての審決の判断に誤りがあるとはいえない。
　４　取消事由４（相違点３についての判断の誤り）について
　(1)　前判示のとおり，フローティングゲートを備えた電気的に書き込み及び消去
が行われる不揮発性記憶素子をメモリセルとする半導体記憶装置において，消去動
作時にゲートとドレイン間の高電界により，トンネル電流を流し，電子の注入とい
う作用を行わせることは，当業者に周知の技術事項である（甲４－２・３）。この
周知の技術事項は，フローティングゲートに電子を注入した状態を消去状態と表現
し，電子を注入という作用を行わせることをデータ消去方法とするものである。そ
して，電子の注入という作用を行わせることをデータの消去とするものであれば，
過消去は起こらないことは明らかであるから，過消去という課題が解決されるもの
といえる。
　そうすると，引用例に記載されている「比較的薄いシリコン酸化膜とその上に形
成され比較的厚いシリコン窒化膜（ナイトライド）との２層構造のゲート絶縁膜」
に代えて，周知の技術的事項であるフローティングゲートを採用するに際し，電子
を注入という作用を行わせることを，引用例に記載されているデータの書き込み方
法とするのに代えて，周知の技術的事項であるデータ消去方法とすることは，当業
者が容易に想到し得るものといえる。
　(2)　原告が取消事由４として種々主張するところをすべて検討しても，相違点３
についての審決の判断に誤りがあるとはいえない。
　５　結論
　以上のとおり，原告主張の審決取消事由は理由がないので，原告の請求は棄却さ
れるべきである。
　　東京高等裁判所知的財産第４部
　　　　　　　　裁判長裁判官　　　　　塩　　月　　秀　　平
　　　　　　　　　　　裁判官　　　　　田　　中　　昌　　利
　　　　　　　　　　　裁判官　　　　　高　　野　　輝　　久

戻る