戻る

平成１０年（行ケ）第２１７号　審決取消請求事件
　　　　　判　　　　決
　　原　　　告　　エイ・ティ・アンド・ティ・コーポレーション
　　代　表　者　　　　　【Ａ】
　　訴訟代理人弁理士　　　　　【Ｂ】
　　　　　　　　　　　　　　　【Ｃ】
　　　　　　　　　　　　　　　【Ｄ】
　　被　　　告　　　　　　　　特許庁長官　【Ｅ】
　　指定代理人　　　　　　　　【Ｆ】
　　　　　　　　　　　　　　　【Ｇ】
　　　　　　　　　　　　　　　【Ｈ】
　　　　　主　　　　文
　原告の請求を棄却する。
　訴訟費用は原告の負担とする。
　この判決に対する上告及び上告受理の申立てのための付加期間を３０日と定め
る。
　　　　　事実及び理由
第１　原告の求めた裁判
　「特許庁が平成７年審判第１１９８３号事件について平成１０年３月２日にした
審決を取り消す。」との判決。
第２　事案の概要
　１　特許庁における手続の経緯
　原告（当時の名称・アメリカン　テレフォン　アンド　テレグラフ　カムパニ
ー。アメリカ合衆国法人）は、１９８９年１０月１７日アメリカ合衆国においてし
た特許出願に基づく優先権を主張して、平成２年１０月１７日「ゲートスペーサを
有するＦＥＴ」なる発明（本願発明）について特許出願をしたが（平成２年特許願
第２７６５６６号）、平成７年３月１５日拒絶査定を受けたので、同年６月１２日
審判を請求し、平成７年審判第１１９８３号事件として審理されたが、平成１０年
３月２日「本件の審判請求は、成り立たない。」との審決があり、その謄本は同年
３月２３日原告に送達された（出訴のための付加期間として９０日が付加）。
　２　本願第１発明（特許請求の範囲第１項に記載の本願発明）の要旨（別紙本願
発明図面参照）
　基板（例えば、１１）上に積層ゲート（例えば、１８）を形成する工程と、
　前記積層ゲート（例えば、１８）および前記基板（例えば、１１）上に、第１の
材料層（例えば、１９）を形成する工程と、
　前記第１の材料層（例えば、１９）上に第２の材料層（例えば、２１）を形成す
る工程と、
　前記第２の材料層（例えば、２１）上に第３の材料層（例えば、２３）を形成す
る工程とを含む半導体の製作方法において、
　第１のスペーサ（例えば、２３）を形成するため前記第３の層（例えば、２３）
を非等方的にエッチングし、次いで前記第１のスペーサ下に第２のスペーサ（例え
ば、２１）を形成するため前記第２の層（例えば、２１）をエッチングする工程
と、
　前記基板（例えば、１１）をドーパント物質（例えば、３１）に露出させ、前記
第１（例えば、２３）および第２（例えば、２１）のスペーサは前記ドーパント物
質（例えば、３７）の少なくとも一部を阻止するかある程度を吸収するためのマス
クとして働き、これにより深い接合を形成する工程と、
　前記第１のスペーサ（例えば、２３）を除去する工程と、
　前記基板（例えば、１１）をドーパント物質（例えば、３７）に露出させ、前記
第２のスペーサ（例えば、２１）は前記ドーパント物質（例えば、３７）の少なく
とも一部を阻止するかある程度を吸収するためのマスクとして働きこれにより、浅
い接合を形成し前記深い接合と結合して僅かにドープされたドレイン接合を形成す
るステップとを含むことを特徴とする半導体の製作方法。
　３　審決の理由の要点
　(1)　審決認定の本願発明の要旨
　本願発明の要旨は、平成６年８月８目付け手続補正書によって補正された明細書
及び図面の記載よりみて、その特許請求の範囲請求項１～４に記載された「半導体
の製作方法」にあると認められるところ、特許請求の範囲請求項１記載の発明（本
願第１発明）は、前項のとおりである。
　(2)　引用例
　審査における拒絶の理由において引用された特開昭６０－２００５７２号公報
（引用例）には、以下の記載があり、第１～６図にこの発明の絶縁ゲート型電界効
果半導体装置の製造方法の実施例が示されている（別紙引用例図面参照）。
　「ソース・ドレイン領域の不純物濃度がゲート近傍において低くなっている構造
を有する絶縁ゲート型電界効果半導体装置の製造方法において、ゲート電極を熱酸
化した後全面に第１および第２の膜を順次堆積し、第２の膜をエッチングしてゲー
ト電極側面にサイドウォールを形成し、このサイドウォールをマスクとして第１の
膜をエッチングすることによってサイドウォールに覆われたゲート電極側面および
ソース・ドレイン領域の一部に前記第１の膜を残し、この第１の膜を通してソー
ス・ドレイン領域に不純物を導入することを特徴とする半導体装置の製造方法。」
（特許請求の範囲第１項）、「本発明の目的は、低濃度ソース・ドレイン領域を有
する構造（以下オフセットゲート構造と称する）の絶縁ゲート型電界効果半導体装
置の簡便かつ均一性・再現性のよい製造方法を提供するものである。」（２頁左上
欄２０行～右上欄４行）
　「［実施例］
　以下本発明の半導体装置の製造方法をＮチャネルＭＯＳＦＥＴを含むデバイスに
適用した一実施例を図面を参照して説明する。
　第１図は、よく知られている方法にしたがってＰ型不純物シリコン半導体基板１
上にフィールド絶縁（ＳｉＯ２）膜２およびポリシリコンのゲート電極３を形成し
た断面図である。符号４は、薄いＳｉＯ２からなるゲート絶縁膜である。
　次に第２図に示すように、全面に熱酸化による薄いシリコン酸化膜５を成長さ
せ、ポリシリコン膜６、Ｓｉ３Ｎ４（窒化シリコン）膜７、ＳｉＯ２膜８を順次Ｃ
ＶＤ（ChemicalVaporDeposition）法により堆積する。ここで一例として、フィー
ルド絶縁膜２の厚さはほぼ８０００オングストローム、ＳｉＯ２膜８の厚さはほぼ
３０００オングストロームとされている。
　次に異方性のドライエッチングを行う。たとえば、ＳｉＯ２膜８とＳｉ３Ｎ４膜
７とのエッチング速度がほぼ等しいガス、たとえばＣＨＦ３ガスを用いてＳｉＯ２
膜８とＳｉ３Ｎ４膜７を同様に全面エッチングする。従って第３図に示すようにＳ
ｉＯ２膜９とＳｉ３Ｎ４膜１０との２層のサイドウォールが形成される、このドラ
イエッチングの際には、ＳｉＯ２膜８およびＳｉ３Ｎ４膜７のポリシリコン膜６に
対するエッチングの選択比を大きくとることによってエッチングがポリシリコン膜
６で止まるようになされている。
　第３図において、サイドウォールを形成する上層のＳｉＯ２膜９の上部はドライ
エッチングの影響で丸みを帯びているが、サイドウォールを形成する下層のＳｉ３
Ｎ４膜１０は堆積した膜がそのまま残っている。すなわち、サイドウォールの上層
部は、サイドウォール形成のためのドライエッチング時に、オーバエッチ等の影響
で膜厚が変化しているが、下層部は、デポジットした膜がそのまま残る。したがっ
て、ＳｉＯ２膜８の堆積時の膜厚を制御することによってＳｉ３Ｎ４膜１０のソー
ス・ドレイン領域側の長さを制御でき、かつ、後述するイオン打込み時のＳｉ３Ｎ
４膜１０の膜厚自体も堆積時と変わることもない。その結果後述するように均一
性・再現性のある低濃・度領域を形成することができる。
　次に弗酸により、サイドウォールを形成する上層のＳｉＯ２膜９を除去して第４
図に示す断面構造をうる。ここでポリシリコン膜５があるため、弗酸によりフィー
ルド絶縁膜２がエッチングされることはない。
　次に第５図に示すように、ソース・ドレイン形成のためのたとえばＡｓイオンの
打込みを行う。ここでイオン打込みのエネルギーを適当にとることにより、Ｓｉ３
Ｎ４膜１０のサイドウォールの下部にも不純物を低濃度で導入することができる。
また、Ｓｉ３Ｎ４膜１０のサイドウォールが残っていないソース・ドレイン領域に
は高濃度で不純物が打込まれる。したがって、サイドウォール形成後の１回の不純
物イオン打込みによって、高濃度のＮ＋拡散層１１と低濃度のＮ一拡散層１２とが
同時に形成される。
　Ｓｉ３Ｎ４膜１０のサイドウォールおよびポリシリコン膜６（５は６の誤り）を
除去した後、活性化のための熱処理を行ない第６図に示す断面構造を得る。このあ
と常法によりソース・ドレインのコンタクトホール、配線を形成し、パッシベーシ
ョンを施すことによって完成する。
　なお、上記実施例においては、サイドウォール形成のためにＳｉＯ２膜８とＳｉ
３Ｎ４膜７とを用いるとともに、Ｓｉ３Ｎ４膜の下層にポリシリコン膜６（５は６
の誤り）を用いた場合を説明した。しかしながら、サイドウォールを制御性よく形
成するという点に限っては、たとえば上記ＳｉＯ２膜８の代わりにポリシリコン膜
を用い、上記Ｓｉ３Ｎ４膜７の代わりにＳｉＯ２膜を用い、上記ポリシリコン膜６
（５は６の誤り）を使用しないことも可能である。」（２頁左下欄３行～３頁右上
欄第１６行）と記載され、第１～第６図にこの発明の絶縁ゲート型電界効果半導体
装置の製造方法の実施例が示されている。ところで、異方性エッチングによりサイ
ドウォールを形成する場合にはＳｉＯ２膜８が先にエッチングされ、Ｓｉ３Ｎ４膜
７が次にエッチングされることとなる。また、第５図においてソース・ドレイン形
成のためＡｓイオン等のイオンの打込みを行なった場合Ｓｉ３Ｎ４膜１０のサイド
ウォールの下部には不純物が浅く導入され、Ｓｉ３Ｎ４膜１０のサイドウォールが
残っていないソース・ドレイン領域には不純物が深く導入されることは明らかであ
る。
　してみると、引用例には、シリコン基板をゲート絶縁膜で覆い、ゲート電極を形
成する工程と、ゲート電極を熱酸化してゲートの側面及び上面に熱酸化膜を形成す
る工程と、その後全面に第１及び第２の膜を順次積層形成する工程と、異方性エッ
チングにより先に第２の膜をエッチングし、次に第１の膜をエッチングしてゲート
電極側面にサイドウォールを形成する工程と、このサイドウオールを形成する第２
の膜をエッチングすることにより第１の膜からなるサイドウォールを残す工程と、
不純物を全面に打ち込み、第１の膜からなるサイドウォールの下部のシリコン基板
には低濃度で浅く不純物を打ち込み、第１の膜からなるサイドウォールで覆われて
いないシリコン基板には高濃度で深く不純物を打込み、その後熱処理によりこの不
純物を活性化してソース・ドレイン領域を形成する工程とからなる絶縁ゲート型電
界効果半導体装置の製造方法が記載されているものと認められる。
　(3)　審決がした対比
　次に、本願第１発明と引用例記載の発明とを比較する。
　引用例記載の発明におけるゲート電極とゲート電極の下部のゲート絶縁膜、第１
の膜、第２の膜、異方性エッチング、異方性エッチング後の第２の膜からなるサイ
ドウォール、異方性エッチング後の第１の膜からなるサイドウォール、不純物及び
絶縁ゲート型電界効果半導体装置は、それぞれ本願第１発明の積層ゲート、第２の
材料層、第３の材料層、非等方的エッチング、第１のスペーサ、第２のスペーサ、
ドーパント物質及び半導体に相当するものと認められる。
　したがって、本願第１発明と引用例記載の発明とは、
「基板上に積層ゲートを形成する工程と、
　前記積層ゲートおよび前記基板を覆う層を形成する工程と、
　前記層上に第２の材料層を形成する工程と、
　前記第２の材料層上に第３の材料層を形成する工程とを含む半導体の製作方法に
おいて、
　第１のスペーサを形成するため前記第３の材料層を非等方的にエッチングし、次
いで前記第１のスペーサ下に第２のスペーサを形成するため前記第２の材料層をエ
ッチングする工程と
　前記第１のスペーサを除去する工程と、
　前記基板をドーパント物質に露出させ、前記第２のスペーサは前記ドーパント物
質の少なくとも一部を阻止するかある程度を吸収するためのマスクとして働きこれ
により、浅い接合を形成しわずかにドープされたドレイン接合を形成するステップ
とを含むことを特徴とする半導体の製作方法」
の点で一致するが、以下の点で相違するものと認められる。
　①積層ゲート及び基板を覆う層を形成する工程が、本願第１発明においては第１
の材料層を用いて形成する工程であるのに対して、引用例記載の発明においてはあ
らかじめ基板全面をゲート絶縁膜で覆っておきその後ゲート電極を熱酸化膜で覆っ
て形成する工程である点。
　②本願第１発明においては、第１のスペーサを除去する前に、基板をドーパント
物質に露出させ、第１および第２のスペーサがドーパント物質の少なくとも一部を
阻止するかある程度を吸収するためのマスクとして働き、これにより深い接合を形
成する工程（第１のドーパント物質導入工程）を実行し、第１のスペーサを除去し
た後、基板をドーパント物質に露出させ、第２のスペーサがドーパント物質の少な
くとも一部を阻止するかある程度を吸収するためのマスクとして働きこれにより、
浅い接合を形成しわずかにドープされたドレイン接合を形成する工程（第２のドー
パント導入工程）を実行するのに対して、引用例記載の発明においては、第１のド
ーパント導入工程は実行せず、第１のスペーサ除去後、第２のドーパント導入工程
のみ実行して、第２のスペーサで覆われていない基板にドーパント物質が高濃度に
導入された、深い接合を、そして第２のスペーサで覆われた基板にドーパント物質
が低濃度に導入された、浅い接合を形成する点。
　(4)　審決のした相違点の検討
　そこで、相達点につき以下検討する。
　相違点①について、
　積層ゲート及び基板を覆う層を形成するのにあらかじめゲート電極下のゲート絶
縁膜のみ残しておき、その後ゲート電極及び基板を熱酸化して熱酸化膜（第１の材
料層）で覆うようにすることは、当業者が必要に応じて容易に想到し得たことと認
められる。
　相違点②について、
　本願第１発明における第２のドーパント導入工程において基板はドーパント物質
に露出されているのであるから、第１のドーパント物質導入工程と同様に第２のス
ペーサで覆われていない基板にドーパント物質が高濃度に、深く導入されることは
明らかである。そうすると、本願第１発明においても第２のドーパント導入工程の
実行のみで第２のスペーサで覆われていない基板にドーパント物質が高濃度に導入
された、深い接合を、そして第２のスペーサで覆われた基板にドーパント物質が低
濃度に導入された、浅い接合を形成することが可能であり、第１のドーパント導入
工程は必ずしも必要であるとはいえず、また本願第１発明において第１のドーパン
ト導入工程を採用した格別の意義も認められない。よって、引用例記載の発明にお
いて第１のスペーサ除去工程前に第１のドーパント導入工程を実行することは、当
業者が必要に応じて容易に想到し得たことと認められる。
　なお、本願第１発明は、その作用効果においても格別顕著であるとは認められな
い。
　(5)　審決のむすび
　本願第１発明は、引用例記載の発明に基づいて当業者が容易に発明をすることで
きたものであるから、特許法２９条２項の規定により特許を受けることができな
い。そうである以上、他の発明を検討するまでもなく、本件出願は拒絶されるべき
である。
第３　原告主張の審決取消事由
　審決は、本願第１発明と引用例記載の発明との間の相違点②の判断を誤ったもの
であり、これに基づき誤って本願第１発明の進歩性を否定したものであるから、取
り消されるべきである。
　１　本願第１発明は、低ドープドレイン構造（ＬＤＤ）装置の製造方法である。
ＬＤＤ装置は、ゲート近傍の低濃度ドープ（ｎ－）ドレイン領域とゲートから離れ
た部分での高濃度ドープ（ｎ＋）ドレイン領域とを有しており、このような低濃度
ドープ領域と高濃度ドープ領域からなるドレインを形成する方法が、本願第１発明
及び引用例記載の発明である。
　本願第１発明では、高濃度ドープ（ｎ＋）領域２５を形成するため、第１のスペ
ーサ２３と第２のスペーサ２１の２つの層をマスクとして高濃度ドーパント注入
（３１）を行う第１のドーパント導入工程と、第１のスペーサ２３をエッチング除
去した後に、第２のスペーサ２１の１つの層だけをマスクとして低濃度ドーパント
注入（３７）を行う第２のドーパント導入工程（本願発明図面のFig.5,6参照）とか
らなる方法である。
　２　審決は、本願第１発明と引用例記載の発明との間の相違点②の判断におい
て、本願第１発明の第１のドーパント導入工程は必ずしも必要であるとはいえず、
第２のドーパント導入工程だけ、すなわち１回のドーパント導入工程でも所望の低
濃度の浅い接合のｎ－領域と高濃度の深い接合のｎ＋領域とを形成することができ
るとしている。
　確かに、本願発明図面のFig.6に示されている単一のドーパント物質注入工程だけ
であっても、第２のスペーサであるＬ字状の層２１のマスク効果で、マスク下の部
分では低濃度領域そしてマスクのない部分では高濃度ｎ＋領域は形成されるであろ
う。しかしながら、本願第１発明の目的とする低ドープドレイン構造（ＬＤＤ）装
置における所望の低濃度の浅い接合のｎー領域と高濃度の深い接合ｎ＋領域が得ら
れるかどうかが問題である。
　ＬＤＤ装置にあって、典型的には浅い接合領域の低濃度は１０１７cm－３オーダ
であり、深い接合領域の高濃度は１０２０cm－３オーダであり、実に千倍の濃度差
がある。１回のドーパント注入工程では、低濃度と高濃度の両方の領域に対し同じ
加速電界で同じドーズ量のドーパントイオン注入が行われる。したがって、この濃
度差を決めるものは、マスクとなる層（引用例記載の発明ではシリコンナイトライ
ド層１０（サイドウォール。本願第１発明では第２のスペーサ層２１）の厚さと材
料だけである。実際問題として、そのような濃度差を得るマスク層の厚さと材料の
選択は困難である。
　本願第１発明で、第２のドーパント導入工程のほかに第１のドーパント導入工程
を付加し２段階プロセスを採用しているのは、それがＬＤＤ装置の所望のドレイン
における低濃度と高濃度を得るために必須だからである。２つの異なる厚さの誘電
体マスクを貫いたドーパント注入を行う２段階プロセスによって、ＬＤＤ装置の所
望の特性が初めて実現されている。
　３　したがって、審決は、実際のＬＤＤ装置の所望の低濃度ｎ－領域及び高濃度
ｎ＋領域を形成する上で、第１のドーパント導入工程を採用した格別の意義を看過
したものである。
第４　審決取消事由に対する被告の反論
　１　２回のドーパント導入工程によって、ある範囲内ではあるが、任意の濃度の
低濃度領域及び任意の濃度の高濃度領域を選定し得ることが周知である以上、所望
の濃度の低濃度領域及び高濃度領域を選定し得ることは当業者の予測の範囲を出る
ものではない。
　２　原告は、「ＬＤＤ装置にあって、典型的には浅い接合領域の低濃度は１０１
７cm－３オーダであり、深い接合領域の高濃度は１０２０cm－３オーダであり、実
に千倍の濃度差であり、１回のドーパント注入工程ではこのような濃度差を得るこ
とはできない。」旨主張するが、この主張は本願の特許請求の範囲の記載に基づか
ない主張である。なお、１回のイオン注入で千倍程度の濃度差を得ることができる
ことは明らかであるから、引用例記載の発明においても、低濃度領域及び高濃度領
域の濃度を任意に替えることができ、低濃度領域及び高濃度領域の濃度を所望の値
に設定することができる。
　３　原告の準備書面（第２回）には、「Ｌ字状の第２のスペーサ（２１）を設け
たのは深い高濃度領域と金属シリサイド領域との位置合わせの自己整合を可能とす
るためであり、そのためにＬ字状の第２のスペーサ（２１）を金属シリサイド領域
形成時まで残しておく必要があり、そのために２段階ドーパントという前提がある
のであって、その点が甲第４号証の１段階ドーパントと相違する点である。」旨の
主張部分があるが、深い高濃度領域と金属シリサイド領域との位置合せを自己整合
的に行う点については特許請求の範囲第１項には記載されていない。
　２段階のドーパントを前提としなくとも、Ｌ字状の第２のスペーサ（２１）が残
っていさえすれば深い高濃度領域と金属シリサイド領域との位置合わせを自己整合
的に行うことができるのであり、２段階のドーパントが深い高濃度領域と金属シリ
サイド領域との位置合せの自己整合を可能とするための前提であるとの原告の主張
も、当を得ない。
第５　当裁判所の判断
　１　本願発明について
　甲第２号証の２によれば、本願発明について本願明細書に次の事項の記載がある
ことが認められる。
　本願発明は、集積回路、より具体的には電界効果トランジスタ（FET）を有する集
積回路及びその製作方法に係る。（４頁３行ないし５行）
　集積回路技術の開発に携わる者は、回路の充てん密度、回路特性を増し、プロセ
スの生産性をあげる構造及び製作方法を探し続けてきた。
　例えば、サブミクロンＭＯＳＦＥＴの設計者のある者は、いわゆる低ドープドレ
イン構造（ＬＤＤ）を用いてきた。ＬＤＤ構造の特徴は、デバイスゲート付近の浅
い接合及びゲートからかなり離れたより深い接合にある。浅い接合は高シート抵抗
を示し、したがってそれだけでデバイス特性に悪影響を及ぼすことがある。（４頁
７行ないし１６行）
　本願発明は、半導体基板上に形成された積層ゲートを有する電界効果トランジス
タを実現する。製作中３つの材料層が積層ゲート及び基板上に形成される。少なく
とも外側の２つの材料層が順次非等方的にエッチされ、積層ゲート（及びゲートラ
ンナ）に隣接した２つのスペーサが生じる。
　本願発明の各種実施例において、スペーサは各種の有用な機能を果す。例えば、
一実施例において、スペーサはＬＤＤ接合プロフィルの生成を容易にし、スペーサ
は部分的な接合が形成される基板の部分をマスクする働きをする。スペーサは同時
にＬＤＤ接合の深い部分の上にのみ自己整合シリサイド接触の形成を容易にする。
ＬＤＤ接合の深い部分上の自己整合シリサイドは、低抵抗を有し、望ましい。（６
頁９行ないし７頁３行）
　２　取消事由についての判断
　(1)　本願発明図面のFig.6に示されている単一のドーパント物質注入工程だけで
あっても、第２のスペーサであるＬ字状の層２１のマスク効果で、マスク下の部分
では低濃度領域そしてマスクのない部分では高濃度ｎ＋領域は形成されること、２
段階ドーパント導入法自体は新規なものではないことは、原告も争うところではな
い。
　このように、単一のドーパント物質注入工程だけであっても、第２のスペーサで
あるＬ字状の層２１のマスク効果で、マスク下の部分では低濃度領域そしてマスク
のない部分では高濃度ｎ＋領域は形成されるものであり、また、乙第５号証（電子
通信学会編「ＬＳＩハンドブック」昭和５９年発行）の３２６頁図２・１５５に
は、多結晶Ｓｉ基板中にＡｓ＋イオンをドーズ量１×１０１６cm－２で６０ｋｅＶ
～３５０ｋｅＶにより注入したときのＡｓの深さ方向分布のグラフが示されている
ことが認められ、このグラフによれば、マスクなしのドーパント物質導入工程であ
っても、低濃度領域の濃度と高濃度領域の濃度差を千倍程度にすることは可能であ
るということができる。そうすると、引用例に記載された発明においても、マスク
として機能するシリコンナイトライド膜１０（サイドウォール）の厚さや、注入エ
ネルギー及びドーズ量を適当に選択することにより、ＬＤＤ装置として必要な、ド
ーパント物質が高濃度に導入された深い結合と低濃度に導入された浅い結合を形成
することは可能であると認められる。
　原告は、２つの異なる厚さの誘電体マスクを貫いたドーパント注入を行う２段階
プロセスによって、ＬＤＤ装置の所望の特性が初めて実現されたと主張する。しか
しながら、昭６２－１２７６号公開特許公報に、「これまでにソース・ドレイン領
域のゲート側不純物を低下させる等の構造（ＬＤＤ構造）が提案されてはいるが、
この構造では少なくとも２回の不純物ドープ工程を必要とし、製造工程が複雑にな
るという問題点がある。」（２頁左上欄８行ないし１２行）との記載があり（乙第
７号証）、昭６２－１２００８１号公開特許公報にも「従来の製造方法は例えば特
開昭５９－１９７１６１号公報に記載されている。・・・しかし斯上した製造法で
はＬＤＤ構造を形成するために２回のイオン注入工程を必要とし、工程が複雑とな
る欠点があった。」（２頁左上欄下から３行ないし右上欄３行）の記載があるし
（乙第８号証）、また、ＬＤＤ構造の形成をするに当たりドーパント導入工程を２
回に分けて行えばパラメータの自由度が広がることは技術常識と認められるから、
引用例に記載された発明に「より精密なＬＤＤ構造の形成をするに当たり他のパラ
メータの自由度を与えるために第１のドーパント導入工程」を採用することは、当
業者にとって何らの困難性はないものと認めることができる。
　(2)　原告は準備書面（第２回）において、「本願第１発明は、精密なドーパント
濃度と深さの制御が可能な２段階ドーパント導入を前提とした方法であり、そのよ
うな２段階ドーパント導入では単にＬＤＤ構造形成という点だけからみると、従来
技術のように単に第１のスペーサ（２３）だけで足り、本願第１発明のＬ字状の第
２のスペーサ（２１）は本来的には必要とされるものではないところ、本願第１発
明はシリサイド自己整合のために、浅い低濃度ドーパント導入を第２のスペーサ
（２１）を介して行った後も、第２のスペーサ（２１）を残しているものであり、
この第２のスペーサ（２１）を、ＬＤＤ構造形成後の深い高濃度領域と金属シリサ
イド領域との位置合わせに係る自己整合形成の便に供しているものである。したが
って、本願第１発明と引用発明に同じＬ字状の第２のスペーサを用いているといっ
ても、本願第１発明の２段階ドーパント導入法と引用発明の１段階ドーパント導入
法ではその技術的意味が全く異なっているので、これを同一視し、Ｌ字状の第２の
スペーサのそれぞれのドーパント導入法における技術的意義の相違を看過した審決
の相違点②に関する判断は誤りである。」旨主張する。
　しかしながら、特許請求の範囲第１項には、第２のスペーサの形状がＬ字状であ
ることや、シリサイド自己整合のために、浅い低濃度ドーパント導入を第２のスペ
ーサ（２１）を介して行った後も、第２のスペーサを残しておくことの記載はない
から、原告の主張は特許請求の範囲の記載に基づかないものであって理由がない。
　ちなみに、本願明細書に「次に、もし必要ならば、自己整合サリサイド形成（サ
リサイド）が行われる。」（１５頁２行ないし４行）と記載されていることが甲第
２号証の２により認められ、第２のスペーサがシリサイド自己整合（自己整合サリ
サイド形成）のためだけに設けられたものでないことは明らかである。
　(3)　以上のとおりであり、原告主張の審決取消事由は理由がない。
第６　結論
　よって、原告の請求は棄却されるべきである。
（平成１１年１２月１４日口頭弁論終結）
　東京高等裁判所第１８民事部
　　　　　裁判長裁判官　　　永　　　井　　　紀　　　昭
　　　　　　　　裁判官　　　塩　　　月　　　秀　　　平
　　　　　　　　裁判官　　　市　　　川　　　正　　　巳

戻る