弁護士法人ITJ法律事務所

裁判例


戻る

平成26年9月3日判決言渡同日原本受領裁判所書記官
平成25年(行ケ)第10210号審決取消請求事件
口頭弁論終結日平成26年7月23日
判決
原告ヴィシェイ-シリコニックス
訴訟代理人弁理士伊東忠重
同伊東忠彦
同大貫進介
同鶴谷裕二
同松村直樹
被告特許庁長官
指定代理人小関峰夫
同丸山英行
同平田信勝
同稲葉和生
同山田和彦
主文
1原告の請求を棄却する。
2訴訟費用は原告の負担とする。
3この判決に対する上告及び上告受理申立てのための付加期間を
30日と定める。
事実及び理由
第1請求
特許庁が不服2012-8250号事件について平成25年3月12日にし
た審決を取り消す。
第2事案の概要
1特許庁における手続の経緯等
オウヤング・キングほか5名(以下「キングほか5名」という。)は,平成
18年6月30日,発明の名称を「単一の表面実装パッケージ中に実装され
る完全パワーマネジメントシステム」とする発明について国際特許出願(国
際特許出願番号:PCT/US2006/026033,日本における出願
番号:特願2008-519702号,パリ条約による優先権主張日:平成
17年7月1日,優先権主張国:米国。以下「本願」という。請求項数34。)
をし,平成19年12月21日,日本国特許庁に翻訳文を提出した(公表公
報:特表2008-545280号)。その後,原告は,平成21年2月,キ
ングほか5名から,本願に係る発明について特許を受ける権利の譲渡を受け
た上,同年6月9日,特許庁長官に対し,出願人名義変更届を提出した。
原告は,平成23年2月1日付けで拒絶理由通知を受けたことから,同年
8月2日付け手続補正書(請求項数3)を提出したが,同年12月21日付
けで拒絶査定を受けたため,平成24年5月7日,これに対する不服の審判
を請求し,併せて同日付け手続補正書により特許請求の範囲を補正した(請
求項数3,以下「本件補正」という。)。
(甲4~6,9,11~14)。
特許庁は,前記請求を不服2012-8250号事件として審理し,
平成25年3月12日,「本件審判の請求は,成り立たない。」との審決(以
下「本件審決」という。)をし,その謄本は,同月26日,原告に送達された。
原告は,平成25年7月23日,本件審決の取消しを求める本件訴訟を提
起した。
2特許請求の範囲の記載
本願発明
本件補正前の特許請求の範囲の請求項1の記載は,平成23年8月2日付
け手続補正書(甲11)により補正された次のとおりのものである。以下,
この請求項1に記載された発明を「本願発明」といい,本願に係る明細書(甲
5)を「本願明細書」という。
【請求項1】
制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;
少なくとも1のインダクタを有する複数の受動素子;
を有する装置であって,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の受動素
子は,機能的に結合することで完全パワーマネージメントシステムを実装し,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の受動素
子は,金属リードフレームに実装され,かつ
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の受動素
子は,プラスチックで封止されることで,単一パッケージを形成する,
装置。
本願補正発明
本件補正後の特許請求の範囲の請求項1の記載は,次のとおりである(甲
14)。以下,この請求項1に記載された発明を「本願補正発明」という。な
お,文中の下線部は,補正箇所を示す。
【請求項1】
制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;
少なくとも1のインダクタを有する複数の表面実装受動素子;
を有する装置であって,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面実
装受動素子は,機能的に結合することで完全パワーマネージメントシステム
を実装し,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面実
装受動素子は,金属リードフレームに直接実装され,かつ
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面実
装受動素子は,プラスチックで封止されることで,単一無鉛表面実装パッケ
ージを形成する,
装置。
3本件審決の理由の要旨
本件審決の理由は,別紙審決書の写しのとおりである。要するに,①本願
補正発明は,本願優先日(平成17年7月1日)前に頒布された刊行物(特
開2004-228402号公報。以下「引用例」という。甲1)に記載さ
れた発明(以下「引用発明」という。)及び本願優先日前の周知技術に基づい
て,当業者が容易に発明をすることができたものであり,特許法29条2項
の規定により,特許出願の際独立して特許を受けることができないものであ
るから,本件補正は,平成18年法律第55号改正附則3条1項によりなお
従前の例によるとされる同法による改正前の特許法17条の2第5項におい
て準用する同法126条5項の規定に違反するので,特許法159条1項の
規定において読み替えて準用する同法53条1項の規定により却下すべきも
のである,②本願発明は,引用発明に記載された発明と同一であるから,特
許法29条1項3号に該当し,特許を受けることができない,というもので
ある。
本件審決が認定した引用発明は,次のとおりである。
半導体素子と,複数の受動素子と,ダイパッドとインナーリードとが形成
され,銅薄板から成形されているリードフレームと,ダイパッドと半導体素
子とインナーリードと受動素子とを収納するパッケージと,を備えた半導体
装置であって,半導体素子は,受動素子と協働して,所望の性能を有する前
記半導体装置を構成し,半導体素子として,MOSFETが用いられるパワ
ー素子と該パワー素子制御用の半導体素子とを含み,受動素子には,コンデ
ンサ,抵抗,コイル等が用いられ,半導体素子は,ダイパッドにダイボンド
され,受動素子は,インナーリードに接着搭載され,受動素子のインナーリ
ードとの対向面に一対の電極対を設け,受動素子のインナーリードへの接続
搭載によって電極対とインナーリードとを電気的に接続し,パッケージとし
て,封止用の樹脂を用い,パワーデバイスが作成される半導体装置。
本願補正発明と引用発明との対比
本件審決が認定した本願補正発明と引用発明との一致点及び相違点は,以
下のとおりである。
ア一致点
制御装置集積回路;
前記制御装置集積回路と結合するパワーMOSFET;
少なくとも1のインダクタを有する複数の表面実装受動素子;
を有する装置であって,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面
実装受動素子は,機能的に結合することで完全パワーマネージメントシス
テムを実装し,
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面
実装受動素子は,金属リードフレームに直接実装され,かつ
前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表面
実装受動素子は,プラスチックで封止されることで,単一パッケージを形
成する,
装置。
イ相違点
本願補正発明では,パッケージが無鉛表面実装パッケージであるのに対
し,引用発明では,パッケージが無鉛表面実装されるものであるか否か不
明な点。
4取消事由
本願補正発明と引用発明との一致点の認定の誤り,相違点の看過(取消事
由1)
本件審決における手続違背(取消事由2)
第3当事者の主張の要旨
1取消事由1(本願補正発明と引用発明との一致点の認定の誤り,相違点の看
過)について
〔原告の主張〕
本件審決は,本願補正
発明と引用発明とを対比し,引用発明は,本願補正発明における「少なくと
も1のインダクタを有する複数の表面実装受動素子」との要件を備え,また,
引用発明は,本願補正発明における「制御装置集積回路,パワーMOSFE
T,及び複数の表面実装受動素子は,金属リードフレームに直接実装され」
との要件を備えることから,本願補正発明と引用発明とは,「少なくとも1の
インダクタを有する複数の表面実装受動素子」及び「前記複数の表面実装受
動素子は,金属リードフレームに直接実装され」ている点で一致する旨認定
した。
しかし,「金属リードフレームに直接実装されたインダクタ」は引用例には
実質的に開示されておらず,本件審決の上記認定は誤りである。
まず,引用例の図2に示される実施例2では,3連コンデンサチップ8の
第二の電極81がワイヤ82でインナーフレーム26〜28に接続されてお
り,単一コンデンサチップ70,71,72の第二の電極70b,71b,7
2bが金属細線82でインナーフレーム21,23,23と接続されている
(【0029】【0030】)。したがって,引用例の実施例2は,本願補正発
明の「金属リードフレームに直接実装されたインダクタ」を全く開示してい
ない。
また,引用例の図3に示される変形例では,ワイヤ82の代わりにフレキ
シブル基板83を用いて単一コンデンサ70と多連チップ8をインナーリー
ドに接続している(【0032】)。したがって,引用例の変形例も,本願補正
発明の「金属リードフレームに直接実装されたインダクタ」を全く開示して
いない。
引用例(甲1)の段落【0020】には,「本発明の受動素子には,コンデ
ンサ,抵抗,コイル等を用いることができる。」と,引用発明においてあたか
もコイルを使用することができるかのような誤解を与える記載がある。
しかし,引用発明は,引用例の段落【0006】,【0007】において「半
導体装置では,必要とする受動素子が増えると受動素子チップの数も増加し,
…,リードフレームを大きくする必要があり,装置が大型化する欠点がある。」
と記載されているように,半導体装置の大型化を回避することが課題又は目
的である。しかるに,半導体装置の受動部品としてのインダクタであるコイ
ルは,一般に大型で背の高い部品であって,制御装置集積回路やパワーMO
SFETなどを一体化した半導体装置の中に小型・低背化に反するコイルを
も一体化することは当業者には技術常識上,想定される技術ではなかった。
そして,引用例の【図1】ないし【図3】に示す受動部品は,いずれも小
面積であり,重要な制御用素子の面積と同じかそれよりさらに小さい。した
がって,引用発明における受動素子配置スペースにコイルを配置することは
至極困難であり,引用発明においては受動素子としてコイルを想定していな
い。
したがって,引用例の段落【0020】にある記述は,引用例明細書の作
成者が,受動部品としてのカテゴリに属する素子として,単純にコンデンサ,
抵抗,コイルを並べたにすぎず,実際にコイルをリードフレームに直接実装
してパッケージを形成することの技術的な検討はされていないし,引用例に
は,段落【0020】以外に,コイルもインダクタの文字も存在しない。
仮に,引用発明の受動素子としてコイルを採用することにすると,リード
フレームを大型化する必要があり,コイルとリードフレーム双方の大型化に
より半導体装置が大型化してしまう。このように,引用発明において受動部
品としてコイルを採用することは,引用発明の目的とは反する方向に変更す
ることになる。したがって,引用例に触れた当業者は現実にはコイルの採用
をすることはなく,コイルの採用は引用発明において阻害されているという
ことができる。
本件審決は,コイル等の受動素子として表面実装のものが周知であること
(例えば,特開2005−142280号公報(甲2)の段落【0003】,
【0020】,図2参照)を考慮すれば,引用発明における受動素子が,イン
ナーリードの表面に実装される表面実装受動素子であることは明らかである
旨認定した。
しかし,甲2は,リードフレームを有しないモジュール基板を開示してお
り,そのため,リードフレームに直接実装されたコイルを開示していないの
で,半導体パッケージの技術分野におけるリードフレームに直接実装される
コイルが周知であることを示した文献とはいえない。
以上のとおり,本願補正発明に係る半導体の単一表面実装パッケージにお
ける「金属リードフレームに直接実装されたインダクタ」という特徴は引用
例には実質的に開示されておらず,半導体単一表面実装パッケージの技術分
野においてリードフレームに直接実装されるコイルは周知でもない。
したがって,「引用発明において,コイルがリードフレームのインナーリー
ドに接着搭載されること」及び「単一表面実装パッケージ装置において,コ
イルの表面実装したものが周知であること」との本件審決の認定は誤りであ
り,その誤った認定に基づいて「少なくとも1のインダクタを有する複数の
表面実装受動素子」及び「前記複数の表面実装受動素子は,金属リードフレ
ームに直接実装され」ている点を一致点であるとした認定もまた誤りである。
このように,本件審決は,本願補正発明と引用発明との間には,「金属リー
ドフレームに直接実装されたインダクタ」との相違点があるにもかかわらず,
これを看過することにより,本願補正発明が容易想到であると誤って判断し
たものであるから,違法として取り消されるべきである。
被告は,インダクタ(コイル)の一種であるチップインダクタとしては,小
型化したものがあり,受動素子としてパッケージ内に実装されていることが
理解され,これらの事項は,一般的な技術事項であって,技術常識である旨
主張する。
しかし,一般的には,取り扱う周波数が低く,電圧が高く,電流が大きい
ほど,インダクタ(コイル)などの受動素子は大きくなる傾向があることは,
当業者の知るところである。本願請求項及び本願明細書の段落【0002】,
【0006】,【0016】に記載のとおり,本願補正発明が属するパワーM
OSFETを備えた大電力を扱うパワーマネージメントの技術は,低周波,
大電力,大電流を扱う技術である。これに対して,被告が提示した乙1~3
は,いずれもパワーMOSFETを備えておらず大電力を扱う技術ではない
ので,本願補正発明が適用されるパワーマネージメント技術における一般的
な技術常識を裏付ける適切な証拠となり得ないことは明らかである。
また,被告の「チップインダクタは小型である」との主張は,本願補正発
明が「前記制御装置集積回路,前記パワーMOSFET,及び前記複数の表
面実装受動素子は,機能的に結合することで完全パワーマネージメントシス
テムを実装」する発明に係るものであることを看過した結果,インダクタ(コ
イル)がどのような技術に適用されるのかを考慮していない主張である。引
用例の段落【0001】にあるように,引用発明は,「半導体素子と複数の受
動素子とを一体に備えた半導体装置に関し,特に,高電圧制御用半導体装置
に関する」技術であるところ,被告の主張するように短絡的に「チップイン
ダクタは小型である」とすることは,当業者として想定される事項ではない。
さらに,審決取消訴訟において引用例と組み合わせるために追加的な従来
文献である乙1~3を引用することは許されない。
したがって,被告の上記主張には理由がない。
〔被告の主張〕
原告は,半導体装置の受動部品としてのインダクタであるコイルは,大型
で,半導体装置の中に一体化することは技術常識上,想定される技術ではな
い旨主張する。
しかし,乙1~3に記載のあるとおり,インダクタ(コイル)の一種であ
るチップインダクタとしては,小型化したものがあり,コンデンサの一種で
あるチップコンデンサと同様に,受動素子としてパッケージ内に実装されて
いることは,一般的な技術事項であって,技術常識である。
したがって,原告の上記主張には理由がない。
原告は,引用例の記載中には引用発明においてあたかもコイルを使用する
ことができるかのような誤解を与える記載があるが,引用例における受動部
品はコイルを想定していない旨主張する。
しかし,引用例の段落【0020】には,「本発明の受動素子には,コン
デンサ,抵抗,コイル等を用いることができる。また,受動素子の代わりに
ダイオードを用いることもできる。受動素子の一体化において,受動素子は,
直線配置,屈曲配置,曲線配置などの線状配置や,マトリクス状配置のよう
な平面配置とすることができる。」と記載されている。そして,前記
おり,コイルであるチップインダクタは,小型化したものがあり,チップコ
ンデンサと同様に,受動素子としてパッケージ内に実装されていることは,
技術常識である。そうすると,引用例の当該記載に接した当業者は,受動素
子として,文字通りに「コイル等を用いることができる」と理解するという
べきである。また,チップインダクタは小型であるから,引用発明において,
受動素子としてコイルであるチップインダクタを採用したとしても,それに
よって半導体装置が大型化することはないから,阻害要因があるものでもな
い。
したがって,引用例における受動部品は,コイルを用いることについても
想定しているといえるから,原告の上記主張には理由がない。
原告は,「金属フレームに直接実装されたインダクタ」という特徴は引用
例に実質的に開示されておらず,「引用発明において,コイルがリードフレ
ームのインナーリードに接着搭載されること」及び「単一表面実装パッケー
ジ装置において,コイルの表面実装したものが周知であること」との本件審
決の認定は誤りであり,その誤った認定に基づいて「少なくとも1つのイン
ダクタを有する複数の表面実装受動素子」及び「前記複数の表面実装受動素
子は,金属リードフレームに直接実装され」ていることを一致点とした認定
もまた誤りである旨主張する。
しかし,「引用発明において,受動素子は,リードフレームのインナーリ
ードに接着搭載されるもの」及び「引用発明において,MOSFETが用い
られるパワー素子とパワー素子制御用の半導体素子は,リードフレームのダ
イパッドにダイボンドされ,受動素子は,リードフレームのインナーリード
の表面に実装されるのである」。そして,前記引用例の段落【0
020】には,受動素子としてコイルを用いることができることが記載され
ているから,この記載に従って,受動素子としてコイルを用いた際には,引
用発明は,コイルがリードフレームのインナーリードに接着搭載されたもの
で,かつ,インダクタ(コイル)は,リードフレームのインナーリードの表
面に実装されるものであるといえる。ここで,リードフレームは金属リード
フレームであるから,引用発明は,「少なくとも1つのインダクタを有する
複数の表面実装受動素子」なる構成,及び,インダクタ(コイル)を有する
「複数の表面実装受動素子」が「金属リードフレームに直接実装され」てい
る構成とを,同時に備えているといえる。
したがって,本件審決が,「少なくとも1つのインダクタを有する複数の
表面実装受動素子」及び「前記複数の表面実装受動素子は,金属リードフレ
ームに直接実装され」ていることを一致点として認定したことに誤りはない
から,本件審決が相違点を看過したものとはいえず,原告の主張には理由が
ない。
2取消事由2(本件審決における手続違背)について
〔原告の主張〕
原告は,本願の国内移行書面作成の際,及び平成24年5月7日付け手続補
正書作成の際に,原文にある技術用語「leadless」を「リードの無い」又は「リ
ードレス」と和訳すべきところ,誤って「無鉛」と訳してしまった。
ところで,特許庁の審査基準によれば,「特許庁審査基準第Ⅷ部外国語
書面出願5.2.1外国語書面を参照すべきケースの類型」として「明細書,特
許請求の範囲又は図面の記載が不自然,不合理なため,明細書,特許請求の範
囲又は図面に原文新規事項が存在している旨の疑義がある場合」が挙げられて
いる。
しかるに,本願補正発明中の「鉛が存在しない」という技術事項は,本願補
正発明の課題や効果には何らの関連もなく,本願明細書等のどこにも,それに
関連する技術的事項は記載されておらず,「鉛汚染の問題を解決する」点に関
しても何ら言及されていないから,不自然であることは明らかであり,審査官
及び審判官は,本件PCT出願の原文を参照すべきであった。そして,参照す
れば,それが「leadless」の誤訳であることにすぐに気付くはずであった。誤
訳であることに気付けば,本願補正発明の「無鉛」が原文新規事項に該当して
特許法49条6号違反であり,又は,発明が明確でないことから同法36条6
項2号違反であることを理由とする拒絶理由を通知できた。もし,そのような
拒絶理由が通知されていれば,原告は誤訳を訂正することにより,本願を特許
へと導くことができた。しかし,実際には拒絶理由を通知することなく,いき
なり補正却下の決定を伴う拒絶審決がされた。
したがって,本件審決は,上記審査基準を遵守しない誤った運用をしたもの
であって,発明の保護に欠け,特許法の趣旨に反することから,取り消される
べきである。
〔被告の主張〕
原告は,平成24年5月7日付け手続補正書(甲14)において,「無鉛」
なる構成を,新たに請求項1に限定するとともに,同日付の審判請求書(甲
13)において,本願補正発明の「無鉛」による有利な効果を主張した。
これに対して,同年8月28日付け(判決注:発送日)の審判合議体によ
る審尋(甲15)において,パッケージが無鉛表面実装される構造は周知で
あり,半導体パッケージが無鉛表面実装される構成を採用することは,当業
者が適宜なし得たものといえる旨記載して,「無鉛」に関しての見解を示し
た。
この審尋に対して,原告は,平成25年1月28日付け回答書(甲16)
において,当業者は,刊行物の記載事項から,鉛を取り除いて本願発明に想
到する動機付けを得ることはない旨記載して,「無鉛」とする構成を採用す
ることについて「動機付け」がないことを主張した。
そうすると,仮に,本願補正発明中の「無鉛」という技術的事項が不自然
であったとするならば,審判請求書作成時に,「無鉛」としたことによる「有
利な効果」を記載する際,あるいは,審判合議体からの審尋における「無鉛」
についての見解に対して,回答書に「無鉛」とする構成を採用することにつ
いて「動機付け」がないとの主張を記載する際のいずれかの機会に,原告代
理人自身が不自然であることに気付くことができたはずである。このように,
原告代理人が「無鉛」について検討する機会が2回あったにもかかわらず,
「無鉛」なる訳語について不自然であることに気付くことなく,誤訳の主張
もしなかったのは,本願補正発明中の「無鉛」という技術的事項に不自然な
点がないからである。
本件審決において周知技術として挙げた甲3(特開2000-22363
8号公報)の段落【0005】,【0014】から,環境への鉛汚染問題に対
応して,半導体装置において鉛フリーの半田を用いること,すなわち,「無
鉛」とすることが従来から検討されていたことが理解される。そうすると,
本願補正発明において,請求項中に「無鉛」であることの限定があれば,た
とえ「無鉛」であることが,本願明細書の本件補正の課題や効果に直接関連
がなかったとしても,鉛汚染の問題を解決するための構成を請求項中に限定
したものと自然に理解することができる。そして,本願補正発明が,鉛汚染
の問題を解決するために「無鉛」であることを限定したとしても,それによ
って本願明細書に矛盾する点又は不自然な点が発生するものではなく,また,
それによって特許を受けようとする発明が不明確となるものでもない。
以上のように,「無鉛」なる訳語に不自然な点はなく,かつ,本願補正発
明は不明確でもないから,審理において,「無鉛」なる訳語が誤訳であるか
否かを,本件PCTの出願の原文に当たって確認し,特許法49条6項違反
又は特許法36条6項2号違反であることを理由とした拒絶理由を通知し,
誤訳を訂正することにより特許すべきであった旨の主張は,そもそも,その
主張の前提に誤りがある。
したがって,本件審決の審理において,本願補正発明について,特許法4
9条6項違反又は特許法36条6項2号違反であることを理由とする拒絶理
由が通知されることなく補正却下を伴う拒絶審決がされたことは,発明の保
護に欠け,特許法の趣旨に反する旨の原告の主張には理由がない。
第4当裁判所の判断
1本願補正発明について
本願補正発明の特許請求の範囲は,前記第2の2
ころ,本願明細書(甲5)には,次の記載がある。
ア技術分野
「本発明の実施例は,パワーマネージメントシステムに関する集積回路素
子及びパッケージングに関する。」(【0001】)
イ背景技術
「集積回路のバラエティは,たとえばDC/DC電圧変換の制御を行う
パワーマネージメントのタスクを補助するものとして,又は一定電流制
御装置として市販されている。」(【0002】)
「多くの集積回路(IC)製造者によって供されるDC/DC変換器及
び電流制御装置は,回路機能の基本動作のみを供するシリコンチップで
ある。よってエンドユーザーは,完全回路の解決策を実現するため,集
積回路を取り囲む他の部品を最大で約22個選択できる。これらの部品
の選択及び回路基板の設計は,重要領域での,効率,リップル電圧,信
頼性等の最終性能に影響を及ぼす。残念なことに,集積回路製造者によ
って画定されるこれらの重要な特徴は,顧客が外部部品を加えることに
より基板上で回路を完成させるときに実現される性能の特徴と同一では
ない恐れがある。従って最初に全部品が,たとえばプリント回路基板上
で一緒になるまではユーザーが部品をアセンブリしても完全な回路機能
にはならないので,その機能は,基板上のサブシステム機能としてテス
トされなければならない。」(【0006】)
「ペンシルバニア州マルバンにあるビシェイインターテクノロジー社は
現在,ファンクションパック(FunctionPAK)(登録商標)D
C/DC変換器及び電流制御モジュールの複数のバージョンを提供して
いる。ファンクションパック(FunctionPAK)(登録商標)製
品は,たとえばBGAパッケージのような単一表面内に実装される完全
パワーマネージメントシステムである。有利なことに,この製品は単一
モジュール内の完全パワーマネージメント機能である。単一パッケージ
は全回路部品を有する。また単一パッケージは,顧客のシステム内で用
いられるような厳密に定義された全回路パラメータによって十分にテス
トされる。」(【0007】)
「ファンクションパック(FunctionPAK)(登録商標)製品
は一般的に,マルチチップモジュール(MCM)回路パッケージを有す
る。一般的には,MCMの語は,2以上の回路素子を有するパッケージ
のことを指す。係るパッケージは,大抵の場合少なくとも1の集積回路
並びに回路素子及びパッケージコンタクト結合する相互接続基板を有す
る。MCM素子は通常,たとえば積層基板を有する。その積層基板はた
とえば,FR4プリント回路基板,薄膜堆積物,表面積層回路(SLC),
及び/又はセラミック基板である。」(【0008】)
ウ発明が解決しようとする課題
「MCM設計に基づく現在のファンクションパック(Function
PAK)(登録商標)パワーマネージメント製品は,場合によっては,以
下に示すような複数の電気的及び熱的制限を有する。それは,1)薄いC
u層に起因する意図しない寄生抵抗,2)パッケージピンに起因する意図
しない寄生インダクタンス,つまり電流を流す容量の制限,3)寄生熱と
不十分な熱特性とが一緒になることによる効果に起因した意図しない効
率の減少,4)不十分な熱伝導性型モールド材料による封止によりパッケ
ージされたシリコン素子(制御駆動装置及びパワーMOSFET)が用い
られることによる,意図しない出力密度,5)動作温度及び定格電流を制
限する,大きなスイッチング損失に起因する意図しないスイッチング周波
数,並びに6)用いられる材料の熱伝導率が不十分であることに起因する
意図しない熱特性,である。それに加えて,多層PCBをBGAによる別
ルートの接続を有する基板として多層PCBを用いるファンクションパ
ック(FunctionPAK)(登録商標)の設計により,熱効率及び
熱放出が不十分となる恐れがある。その結果,回路及び能動素子の動作及
び信頼性が影響を受ける恐れがある。上述したように,MCMがプラスチ
ックでモールドされるとき,各独立した部品の熱放出素子は有効に機能し
なくなると考えられる。」(【0013】)
「図2Aは,(HighSide11及びLowSide12)MOS
FET素子用の表面に実装された部品(Cu上に実装されている),及び
DC/DC変換器システム用の駆動装置/制御装置10を利用する他の
設計を図示している。しかしこの解決策は完全パワーマネージメントシス
テムではない。なぜなら係るシステムに必要とされる受動素子を含んでい
ないためである。」(【0014】)
【図2A】
エ課題を解決するための手段
「従って完全パワーマネージメントシステムが記載される。またその完全
パワーマネージメントシステムは,表面実装パッケージを用いて実装される。
当該システムは,DC/DCコンバータシステムに引き込まれて良い。また
当該システムは,無鉛表面に実装されたパッケージ内に,駆動装置/制御装
置,MOSFET,受動素子(たとえばインダクタ,キャパシタ,レジスタ),
及び任意でダイオードを有する。様々な実施例において,MOSFETは,
絶縁ゲートバイポーラトランジスタ,所謂IGBTに置き換えられて良い。
当該システムはまた,パワーマネージメントシステム,スマートパワーモジ
ュール,又は運動制御システムであって良い。受動素子は,リードフレーム
接続間で接続されて良い。能動素子は,金属クリップボンディング法を用い
ることによって結合されて良い。一の実施例では,露出した金属底部は,有
効なヒートシンクとして機能する。」(【0017】)
オ発明の効果
「表面実装パッケージを用いることの利点には,高定格電流,寄生効果の
減少,及び高効率が含まれる。それに加えて,本発明の実施例は,より大き
な許容損失,より小さな熱抵抗,及び,より小さな次の段階のアセンブリ用
の設置面積を供することができる。実施例はまた,アセンブリコストをも下
げる。」(【0018】)
カ発明を実施するための最良の形態
「図3A及び図3Bは,金属底部を有する無鉛表面実装パッケージを利
用する完全パワーマネージメントシステム100に係る本発明の実施例
を図示している。当該システムは,たとえばDC/DC変換器,一定電流
制御装置,運動制御システム,又はスマートパワーモジュール等如何なる
パワーマネージメント用途であって良い。図3Aの実施例によると,当該
システムは,たとえばビシェイシリコニクス(VishaySilic
onix)Si91966“高周波数プラグラマブルトポロジー制御装置
”のような制御装置/駆動装置集積回路101,MOSFET(HiMO
S103及びLoMOS102),及び複数の受動素子を有する。この実
施例における複数の受動素子は,Cnがキャパシタ,Lnがインダクタで
,かつRnが抵抗器である。有利なことに,受動素子は,L1などによっ
て示されているように,金属リードフレーム配置のリードポスト間で接続
する。」(【0025】)
【図3A】【図3B】
「たとえばインダクタL1は,リードフレーム部分105とリードフレ
ーム部分106との間に設けられている。本発明の実施例によると,イン
ダクタL1は,リードフレーム部分105及びリードフレーム部分106
と電気的に接続することに留意して欲しい。任意で,ダイオードD1が同
様の方法で接続しても良い。リードフレームは,Cu,又は,たとえばA
l,Au及び他の金属並びに合金のようなリードフレームに適した他の材
料を有して良い。本発明の実施例によると,リードフレームは多層であっ
て良い。」(【0026】)
「図7A及び図7Bは,本発明の実施例に従った完全パワーマネージメ
ントシステム100の上面を図示している。MOSFET701は,右上
隅に図示されている。インダクタ702は,リードフレームの“橋渡し(s
panning)”部分に直接実装されているのが分かる。この例では,
記号D1で示されたダイオード703も用いられている。ダイオードは,
金属(たとえばCu)クリップボンディング法を用いることによってリー
ドフレームと接続して良い。図7Bは,典型的な大きさを有する典型的な
設計を図示している。」(【0037】)
【図7A】【図7B】
「図9Aは,本発明のモールドされた典型的実施例の斜視図を示してい
る。この実施例では,素子300は,モールドされたプラスチックパッケ
ージで被覆されたシステム100を有する。プラスチックモールドは,外
枠が示されることで,内部の部品が図示されている。」(【0039】)
【図9A】【図9B】
「図9Bは,本発明のモールドされていない典型的実施例の斜視図を示
している。駆動装置/制御装置50,MOSFET,並びに受動素子R,
L,及びCを有する完全システム100が図示されている。インダクタL
1と結合する駆動装置/制御装置50が図示されている。リードフレーム
と接続する他の受動素子も図示されている。」(【0040】)
前記記載によれば,本願補正発明の概要は,以下のとおりのものであ
ると認められる。
本願補正発明は,パワーマネージメントシステムに関する集積回路素子及
びパッケージングに関する(【0001】)。
マルチチップモジュール(MCM)回路パッケージ(一般的には,MCM
の語は,2以上の回路素子を有するパッケージのことを指す。)では,場合に
よっては,複数の電気的及び熱的制限を有するとの課題がある(【0008】,
【0013】)。
本願補正発明は,このような課題を解決するための装置である。本願補正
発明は,制御装置集積回路,前記制御装置集積回路と結合するパワーMOS
FET,及び少なくとも1のインダクタを有する複数の表面実装受動素子を
有する装置であって,前記制御装置集積回路,前記パワーMOSFET及び
前記複数の表面実装受動素子は,機能的に結合することで全回路部品を有す
る完全パワーマネージメントシステムを実装し(【0006】,【0007】,
【0025】),前記制御装置集積回路,前記パワーMOSFET及び前記複
数の表面実装受動素子は,金属リードフレームに直接実装され(【0026】,
【0037】),かつ前記制御装置集積回路,前記パワーMOSFET及び前
記複数の表面実装受動素子は,プラスチックで封止されることで,単一無鉛
表面実装パッケージを形成する(【0025】,【0039】),装置である。
2取消事由1(本願補正発明と引用発明との一致点の認定の誤り,相違点の看
過)について
原告は,本件審決が,「引用発明において,コイルがリードフレームのイン
ナーリードに接着搭載されること」及び「単一表面実装パッケージ装置におい
て,コイルの表面実装したものが周知であること」を認定したことは誤りであ
り,その誤った認定に基づいて「少なくとも1のインダクタを有する複数の表
面実装受動素子」及び「前記複数の表面実装受動素子は,金属リードフレーム
に直接実装され」ている点を一致点であるとした認定もまた誤りであるから,
本件審決は,本願補正発明と引用発明との間には,「金属リードフレームに直
接実装されたインダクタ」との相違点があるにもかかわらず,これを看過した
違法がある旨主張する。本件審決が認定した引用発明,及び本願補正発明と引
本件審決のした上記認定の適否について,以下,検討する
引用例(甲1)には,次の記載がある。
ア特許請求の範囲
【請求項1】
「ダイパッド,該ダイパッドの主面に接着搭載された半導体チップ,一
端側がインナーリード部を他端側がアウターリード部を構成する複数の
リード,インナーリード部に接着搭載され半導体チップと電気的に接続
される複数の受動素子,及びダイパッドと半導体チップとインナーリー
ド部と受動素子とを収納するパッケージを備えた半導体装置において,
前記複数の受動素子を一体に構成したことを特徴とする半導体装置。」
【請求項2】
「受動素子のインナーリード部との対向面に一対の電極対を設け,受動
素子のインナーリード部への接続搭載によって電極対とインナーリード
部とを電気的に接続したことを特徴とする請求項1に記載の半導体装
置。」
イ発明の属する技術分野
「本発明は,半導体素子と複数の受動素子とを一体に備えた半導体装置
に関し,特に,高電圧制御用半導体装置に関する。」(【0001】)
ウ従来の技術
「現在,半導体素子や受動素子などの複数のチップを回路基板上に実
装して樹脂等で封止したモジュール型半導体装置が,高出力に耐える小
型半導体装置として知られており,さらに新たな試みとして,リードフ
レームを利用した樹脂封止型半導体装置が開発されている。」(【000
2】)
「リードフレームを利用した樹脂封止型半導体装置としては,半導体
集積回路チップと共に,ノイズキャンセラとしてコンデンサを備えた半
導体装置が知られている。その構造の一例は,リードフレームのダイパ
ッドの表面に半導体集積回路のチップと,裏面にコンデンサとを各々取
り付けており,その後にモールドパッケージして成る」(【0003】)
エ発明が解決しようとする課題
「半導体装置に求める多様な機能に対応するために,さらに多くの半
導体素子や受動素子を備えた半導体装置が要求されているが,上記の樹
脂封止型半導体装置では,3つ以上の素子を実装した半導体装置には対
応できていない。」(【0005】)
「別のモジュール型半導体装置としては,ダイパッドに半導体素子を
固定し,リードフレームのインナーリード上に受動素子チップを固定し
た半導体装置が考えられる。このような半導体装置では,必要とする受
動素子が増えると受動素子チップの数も増加し,その実装位置は,イン
ナーリードがフレームに固定された固定部近傍から,その自由端部まで,
各所に亘るようになる。」(【0006】)
「しかし,リードフレームをプレス加工する場合には,インナーリー
ドの自由端部は,他方の中央部分に比べて平坦度が低くなりやすく,該
先端部にチップをハンダ等で固定すると,その後の製造工程においてハ
ンダ固定部に機械的な応力がかかることがあり,その結果,ハンダ固定
部が剥離して断線するといった故障を生じる惧れがある。これを回避す
るには,リードフレームを大きくする必要があり,装置が大型化する欠
点がある。
リードフレームの製造にエッチング加工を用いることにより,インナ
ーリードの平坦度は向上するが,大量生産には適さず,半導体装置の製
造コストが高くなる。」(【0007】)
「また,半導体素子チップ及び受動素子チップを,ハンダダイボンド
で実装する場合,1つづリードフレームに固定され,ハンダ固定時の熱
は,既に実装されたチップに伝播するので,実装するチップ数が増加す
ると,先に固定されたチップは,複数回の熱を受けて熱ストレスが蓄積
されて,素子の性能に悪影響を与えることがある。特に,この実装方式
では,1つの実装部品に対し1台のダイボンド施設が必要であり,実装
部品が増える毎に,その分の設備が必要になる為,膨大な施設導入費と
設置スペースが必要である。」(【0008】)
「そこで,本発明は,半導体とともに2つ以上の受動素子を備えて樹
脂パッケージされた半導体装置であって,断線や素子性能の低下などが
発生し難く,また,製造コスト及び設備導入費を抑えることが可能な半
導体装置を提供する。」(【0009】)
オ課題を解決するための手段
「本発明の半導体装置は,ダイパッド,該ダイパッドの主面に接着搭
載された半導体チップ,一端側がインナーリード部を他端側がアウター
リード部を構成する複数のリード,インナーリード部に接着搭載され半
導体チップと電気的に接続される複数の受動素子,及びダイパッドと半
導体チップとインナーリード部と受動素子とを収納するパッケージを備
えた半導体装置において,前記複数の受動素子を一体に構成したことを
特徴とする。」(【0010】)
「本発明において,一体に形成した受動素子とは,個々に機能する複
数の受動素子を適当な方法により一体化したものであり,例えばチップ
部品化した多連チップなどが含まれる。各受動素子には,2つの電極が
形成されて,外部と接続可能にされている。
本発明の半導体装置は,一体化した受動素子を用いることにより,複
数の受動素子を隙間なく配置できるので,従来であれば大きなリードフ
レーム上に各所に分散させて配置するしかなかった受動素子を,小型の
リードフレーム上に密集配置することができる。その結果,チップをイ
ンナーリードのフレーム固定部近傍に安定して実装することができ,断
線に対して強い半導体装置を形成することができる。」(【0011】)
「本発明の半導体装置は,一体化した受動素子を用いるので,インナ
ーリード上に実装する回数が減らすことができて,熱ストレスによる受
動素子の性能低下が抑制される。」(【0012】)
カ発明の実施の形態
「本発明の半導体素子では,一体化した受動素子の各々が,該受動素
子のインナーリードとの対向面に一対の電極対を備えて,受動素子のイ
ンナーリードへの接続登載によって電極対とインナーリードとを電気的
に接続することができる。1つの受動素子には2つの電極があるので,
例えば3つの受動素子を含んだ多連チップであれば,1つのチップに6
つの電極が形成され,それら全ての電極が,ハンダ等の導電性接合材に
よってインナーリードに固定される。そのため,一体化した受動素子は,
1つの受動素子を含む単一受動素子チップに比べて,強固で安定した固
定が可能で,インナーリードからチップが剥離しにくい。」【0014】
「本発明の半導体装置は,パッケージの内部に,さらに,1つ又は2
つ以上の別体の受動素子がインナーリード部に接着搭載されて半導体素
子と電気的に接続することができるので,選択可能な受動素子の種類が
増加し,種々の半導体回路の作製に適用可能な半導体装置を得ることが
できる。また,本発明の半導体装置は,一体化した受動素子や別体の受
動素子の数に制限はなく,半導体装置の寸法や所望の半導体回路に合わ
せてチップ数を増減できる。」(【0016】)
「本発明の半導体装置は,半導体素子として,パワー素子と該パワー
素子制御用の半導体素子とを含むことができ,このような半導体装置は,
高電圧制御用のパワーデバイスとして利用される。パワー素子としては,
PwTrやMOSFET,特にIGBTや,サイリスタ,その他専用の
パワー素子などを用いることができる。」(【0018】)
「これらの半導体素子は,所定のダイパッドにダイボンドされ,リー
ドフレームのインナーリードに,ワイヤボンディングなどにより導通さ
れて実装されている。半導体素子は,インナーリード上に実装された受
動素子と協働して,所望の性能を有する半導体装置を構成する。」(【00
19】)
「本発明の受動素子には,コンデンサ,抵抗,コイル等を用いること
ができる。また,受動素子の代わりにダイオードを用いることもできる。
受動素子の一体化において,受動素子は,直線配置,屈曲配置,曲線配
置などの線状配置や,マトリクス状配置のような平面配置とすることが
できる。」(【0020】)
「本発明で用いられるリードフレームは,銅薄板から,プレス加工や
エッチング加工によって成形され,特に,大量生産でのコスト低下のた
めに,プレス加工で成形されるのが好ましい。リードフレームのインナ
ーリードは,半導体素子および受動素子の数および配線,チップ形状等
に合わせて,パターン設計される。また,ボンディング強度を向上する
ために,インナーリードに部分的に金属メッキを施すことができる。
リードフレームのアウターリードは,半導体装置を取り付けるソケッ
ト及び電極の規格に適合してプレス加工および折り曲げ加工がされてい
る。」(【0021】)
「本発明の半導体装置は,半導体素子,受動素子,及びインナーリー
ドがパッケージに封止されており,アウターリードのみが露出して,半
導体装置内部と外部とを電気的に接続可能としている。パッケージとし
ては,封止用の樹脂を用いることができ,特に,絶縁性,高周波特性,
強度,接着強度,耐吸湿性,成型性に優れ,特に高温下でのそれらの特
性が優れた樹脂が選択され,例えば,エポキシ樹脂が利用できる。」(【0
022】)
キ実施例
実施例1
a「本発明の半導体装置により,パワーデバイスを作成した例を以下
に示す。パワーデバイス9は,樹脂モールド前は,図1に示すように,
リードフレーム2に半導体素子1,4と受動素子70,71,72,
8とが配置固定される。
リードフレーム2には,2つのダイパッド10,40と,インナー
リード21~28とが形成されており,それらはアウターリード29
等を介して,フレーム20に固定されている。リードフレームは,銅
薄板から成形されている。」(【0023】)
【図1】
b「パワー素子1は,ダイパッド10にダイボンディングによりハン
ダで固定され,さらに,ワイヤボンディングにより,金線から成るワ
イヤー3でインナーリード21,28に接続されている。
パワー素子制御用素子4は,ダイパッド40にダイボンディングに
よりハンダで固定され,さらに,ワイヤボンドにより,アルミニウム
線から成るワイヤー5でインナーリード22~28に接続されてい
る。」(【0024】)
c「多連チップ8は,この例では3連コンデンサチップであるが,イ
ンナーフレームとの対向面に3対の電極80を備えており,インナー
フレーム25~28にハンダで固定されている。
1つのコンデンサを含む単一コンデンサチップ70,71,72は,
両側に電極70a,71a,72aを備えており,電極70aがイン
ナーリード21,22に,電極71aがインナーリード22,23に,
電極72aがインナーリード23,24に,ハンダで固定されている。」
(【0025】)
d「制御用素子4と,多連コンデンサチップ8及び単一コンデンサチ
ップ70,71,72に含まれる6つのコンデンサ素子とにより,パ
ワー素子の制御用回路が構成されて,パワー素子が制御される。
半導体装置9は,エポキシ樹脂から成る封止樹脂6(破線)により
封止され,その後,破線A及びBでフレーム2が切断されて完成する。」
(【0026】)
e「本実施例のパワーデバイス9は,単一コンデンサチップ70,7
1,72も,3連コンデンサチップ8に置き換えることができる。」(【0
027】)
実施例2
a「本発明の半導体装置により,パワーデバイスを作成する。図2の
パワーデバイスは,図1と等価回路であり,リードフレーム2及び半
導体素子1,4は,実施例と同様である。」(【0028】)
【図2】
b「多連チップ8は,この例では3連コンデンサチップであるが,イ
ンナーフレームとの対向面に形成される第一の電極(図示せず)を,
また対向面の背面に位置する反対面に第二の電極81を,各々3つづ
つ備えている。第一の電極は,インナーフレーム25~27にハンダ
で固定され,第二の電極81は,ワイヤ82でインナーフレーム26
~28と接続されている。」(【0029】)
c「1つのコンデンサを含む単一コンデンサチップ70,71,72
は,第一の電極(図示せず)と第二の電極70b,71b,72bを
備えており,コンデンサ70,71の第一の電極がインナーリード2
2に,コンデンサ72の第一の電極がインナーリード24に,ハンダ
で固定されている。第二の電極70b,71b,72bは,金属細線
82でインナーフレーム21,23,23とそれぞれ接続されている。」
(【0030】)
d「金属細線82は,金線から成り,ワイヤボンディングにより第二
の電極およびインナーリードと接続している。第二の電極81,70
b,71b,72bには,ワイヤの接着固定を良好にするために,金
の薄膜などが形成されている。
半導体装置9は,エポキシ樹脂から成る封止樹脂6(破線)により
封止され,その後,破線A及びBでフレーム2が切断されて完成する。
本実施例のパワーデバイス9は,金属細線82を,アルミニウムや
銅のワイヤボンド及び軟銅線のハンダ付けに置きかえることができ
る。」(【0031】)
変形例
a「本実施例の半導体装置9の変形例としては,図3に示すように,
ワイヤ82の代わりに,フレキシブル基板83を用いることができる。
フレキシブル基板83は,細幅の帯状金属片を絶縁性樹脂膜で挟んで
形成されており,電極およびインナーリードと接続する部分は,樹脂
膜が剥離されて金属片が露出される。図2に示すように,フレキシブ
ル基板83は,単一コンデンサ70とインナーリード21とを接続す
るように,1本の金属片を樹脂膜で挟んだ形状で用いることができる
が,多連チップ8とリード26~28を接続するように,3本の金属
片を樹脂膜で一体にした3連フレキシブル基板83を用いることもで
きる。」(【0032】)
【図3】
b「本実施例のパワーデバイス9は,単一コンデンサチップ70,7
1,72を,図1又は図2に示すような3連コンデンサチップに置き
換えることができる。」(【0033】)
ク発明の効果
「本発明の半導体装置では,受動素子を一体化することにより,小型の
リードフレーム上に受動素子を密集配置することができるので,受動素子
をインナーリードのフレーム固定部近傍に安定して実装できて,断線しに
くく信頼性の高い半導体装置を提供することができる。また,本発明の半
導体装置は,ダイボンディングの回数を減らして受動素子にかかる熱スト
レスを低減することができるので,受動素子の性能低下を抑制して,性能
のよい半導体装置を提供することができる。」(【0034】)
引用発明の認定について
ア引用発明は,半導体素子と複数の受動素子とを一体に備えた半導体装置
に関し,特に,高電圧制御用半導体装置に関する(【0001】)。
現在,半導体素子や受動素子などの複数のチップを回路基板上に実装し
て樹脂等で封止したモジュール型半導体装置が,高出力に耐える小型半導
体装置として知られており,さらに新たな試みとして,リードフレームを
利用した樹脂封止型半導体装置が開発されているところ,半導体装置に求
める多様な機能に対応するために,さらに多くの半導体素子や受動素子を
備えた半導体装置が要求されているが,上記の樹脂封止型半導体装置では,
3つ以上の素子を実装した半導体装置には対応できていない(【0002】,
【0005】)。
そこで,引用発明は,半導体とともに2つ以上の受動素子を備えて樹脂
パッケージされた半導体装置であって,断線や素子性能の低下などが発生
し難く,また,製造コスト及び設備導入費を抑えることが可能な半導体装
置を提供することを目的とするものである(【0009】)。
イそして,引用例の段落【0001】には,「本発明は,半導体素子と複数
の受動素子とを一体に備えた半導体装置」と記載され,実施例1に係る段
落【0023】には,「リードフレーム2には,2つのダイパッド10,4
0と,インナーリード21~28とが形成されており,…リードフレーム
は,銅薄板から成形されている。」と記載され,【請求項1】には,「ダイパ
ッドと半導体チップとインナーリード部と受動素子とを収納するパッケー
ジを備えた半導体装置」と記載されているから,引用例には,「半導体素子
と,複数の受動素子と,ダイパッドとインナーリードとが形成され,銅薄
板から成形されているリードフレームと,ダイパッドと半導体素子とイン
ナーリードと受動素子とを収納するパッケージと,を備えた半導体装置」
が記載されているということができる。
ウまた,引用例の段落【0019】には,「半導体素子は,インナーリード
上に実装された受動素子と協働して,所望の性能を有する半導体装置を構
成する。」と記載され,段落【0018】には,「本発明の半導体装置は,
半導体素子として,パワー素子と該パワー素子制御用の半導体素子とを含
むことができ,…パワー素子としては,…MOSFET…などを用いるこ
とができる。」と記載されている。
一方,引用例の段落【0020】には,「本発明の受動素子には,コンデ
ンサ,抵抗,コイル等を用いることができる。」と記載され,段落【001
6】には,「本発明の半導体装置は,一体化した受動素子や別体の受動素子
の数に制限はなく」と記載されているから,引用例には,別体の受動素子
として,コンデンサ,抵抗,コイル等を用いることも記載されているとい
える。
したがって,引用例には,「半導体素子は,受動素子と協働して,所望の
性能を有する前記半導体装置を構成し,半導体素子として,MOSFET
が用いられるパワー素子と該パワー素子制御用の半導体素子とを含み,受
動素子には,コンデンサ,抵抗,コイル等が用いられ」ることが記載され
ているということができる。
エさらに,引用例の段落【0019】には,「半導体素子は,所定のダイパ
ッドにダイボンドされ」と,実施例1に係る段落【0024】には,「パワ
ー素子1は,ダイパッド10にダイボンディングによりハンダで固定され,
…パワー素子制御用素子4は,ダイパッド40にダイボンディングにより
ハンダで固定され」と,【請求項1】には,「インナーリード部に接着搭載
され半導体チップと電気的に接続される複数の受動素子」と,【請求項2】
には,「受動素子のインナーリード部との対向面に一対の電極対を設け,受
動素子のインナーリード部への接続搭載によって電極対とインナーリード
部とを電気的に接続したこと」と,段落【0014】には,「本発明の半導
体素子では,一体化した受動素子の各々が,該受動素子のインナーリード
との対向面に一対の電極対を備えて,受動素子のインナーリードへの接続
登載によって電極対とインナーリードとを電気的に接続することができる。
1つの受動素子には2つの電極があるので,例えば3つの受動素子を含ん
だ多連チップであれば,1つのチップに6つの電極が形成され,それら全
ての電極が,ハンダ等の導電性接合材によってインナーリードに固定され
る。」と,実施例1に係る段落【0025】には,「単一コンデンサチップ
…は,両側に電極…を備えており,電極…がインナーリード…に,ハンダ
で固定されている。」とそれぞれ記載されているところ,受動素子には,前
記ウのとおり,コンデンサ,抵抗,コイル等からなる別体の受動素子も含
まれる。そして,段落【0022】には,「パッケージとしては,封止用の
樹脂を用いることができ」と,実施例1に係る段落【0026】には,「半
導体装置9は,エポキシ樹脂から成る封止樹脂6(破線)により封止され」
と記載されている。
したがって,引用例には,「半導体素子は,ダイパッドにダイボンドされ,
受動素子は,インナーリードに接着搭載され,受動素子のインナーリード
との対向面に一対の電極対を設け,受動素子のインナーリードへの接続搭
載によって電極対とインナーリードとを電気的に接続し,パッケージとし
て,封止用の樹脂を用い」ることが記載されているということができる。
また,引用例記載の「半導体装置」を「パワーデバイス」として利用す
ることも,引用例の段落【0018】,【0023】,【0024】,【002
6】,【0027】に記載されている。

たことに誤りはないというべきである。
本願補正発明と引用発明との対比について
本件審決はで,本願補正
発明と引用発明とを対比し,引用発明は,本願補正発明における「少なくと
も1のインダクタを有する複数の表面実装受動素子」との要件を備え,また,
引用発明は,本願補正発明における「制御装置集積回路,パワーMOSFE
T,及び複数の表面実装受動素子は,金属リードフレームに直接実装され」
との要件を備えることから,本願補正発明と引用発明とは,「少なくとも1の
インダクタを有する複数の表面実装受動素子」及び「前記複数の表面実装受
動素子は,金属リードフレームに直接実装され」ている点で一致する旨認定
した。
ア引用発明の認定によれば,「ダイパッドとインナーリードとが形成され,
銅薄板から成形されているリードフレーム」のうち,「ダイパッド」につい
て,「半導体素子は,ダイパッドにダイボンドされ」ている。これは,半導
体素子とダイパッドとが直接接続されることを意味する。そして,引用発
明においては「半導体素子として,MOSFETが用いられるパワー素子
と該パワー素子制御用の半導体素子とを含」むものであるから,本件審決
が,引用発明は,本願補正発明における「制御装置集積回路,パワーMO
SFETは,金属リードフレームに直接実装され」との要件を備えると認
定した点に誤りはない。
また,引用発明においては,「受動素子は,インナーリードに接着搭載さ
れ,受動素子のインナーリードとの対向面に一対の電極対を設け,受動素
子のインナーリードへの接続搭載によって電極対とインナーリードとを電
気的に接続」しており,受動素子には,別体の
受動素子も含まれるから,上記記載は,別体の受動素子をインナーリード
に直接接続することを意味する。したがって,本件審決が,引用発明は,
本願補正発明における「複数の表面実装受動素子は,金属リードフレーム
に直接実装され」との要件を備えると認定した点に誤りはない。
以上によれば,本件審決が,引用発明は,本願補正発明における「制御
装置集積回路,パワーMOSFET,及び複数の表面実装受動素子は,金
属リードフレームに直接実装され」との要件を備えると認定した点に誤り
はない。
イまた,引用発明においては,受動素子(この受動素子は別体の受動素子
を含む。)について,「受動素子には,コンデンサ,抵抗,コイル等が用い
られ」ているから,引用発明が,受動素子としてコイル(インダクタ)を
用いる態様を含むことは明らかである。そして,引用発明では,コイル(イ
ンダクタ)を含む受動素子全般について,「受動素子は,インナーリードに
接着搭載され,受動素子のインナーリードとの対向面に一対の電極対を設
け,受動素子のインナーリードへの接続搭載によって電極対とインナーリ
ードとを電気的に接続し」ており,受動素子がワイヤ,金属細線又はフレ
キシブル基板等でインナーリードと電気的に接続されているものではない
から,受動素子は,インナーリードに対して表面実装されているというこ
とができる。また,表面実装型のコイル(インダクタ)は,特開2005
-142280号公報(公開日:平成17年6月2日。甲2)の段落【0
003】に背景技術として「モジュールは,IC等の能動素子,コンデン
サ,抵抗,コイル等の受動素子を小型のモジュール基板に表面実装してな
る。」と記載されているように,本願優先日(平成17年7月1日)当時の
周知技術というべきであるから,本件審決が,引用発明は,本願補正発明
における「少なくとも1のインダクタを有する複数の表面実装受動素子」
との要件を備えると認定した点に誤りはない。
ウそうすると,本件審決が,本願補正発明と引用発明とは,「少なくとも1
のインダクタを有する複数の表面実装受動素子」及び「前記複数の表面実
装受動素子は,金属リードフレームに直接実装され」ている点で一致する
旨認定したことに誤りはないというべきである。
原告の主張について
ア原告は,引用例の図2に示される実施例2では,3連コンデンサチップ
の第二の電極がワイヤでインナーフレームに接続され,単一コンデンサチ
ップの第二の電極が金属細線でインナーフレームと接続され(【0029】,
【0030】),また,引用例の図3に示される変形例では,ワイヤの代わ
りにフレキシブル基板を用いて単一コンデンサと多連チップをインナーリ
ードに接続しているから(【0032】),引用例の実施例2及び変形例は,
いずれも,本願補正発明の「金属リードフレームに直接実装されたインダ
クタ」を全く開示していない旨主張する。
しかし,引用例の図2に示される実施例2及び図3に示される変形例に
おいては,いずれも受動素子が金属リードフレームに直接実装されている
ことは,キで認定した引用例の段落【0029】,
【0030】及び【0032】の各記載並びに【図2】及び【図3】から
も明らかである。
なお,原告の主張は,引用例の実施例2及び変形例においては,受動素
子が金属リードフレームに表面実装されていないとの趣旨のものとも解さ
れる。
しかし,本件審決は,引用発明において受動素子が金属リードフレーム
に表面実装されることについては,引用例の請求項1及び2,段落【00
01】,【0018】~【0022】並びに実施例1に係る段落【0023】
の各記載に基づいて認定しているのであって,引用例の図2に示される実
施例2又は図3に示される変形例に基づいて引用発明を認定したものでは
ない。したがって,引用例の実施例2及び変形例に,金属リードフレーム
に表面実装されたインダクタが開示されていないとしても,本件審決の引
用発明の認定が誤りとなるものではない。そして,引用発明が,本願補正
発明における「少なくとも1のインダクタを有する複数の表面実装受動素
子」及び「前記複数の表面実装受動素子は,金属リードフレームに直接実
装され」
したがって,原告の上記主張は理由がない。
イ原告は,引用発明は,引用例の段落【0006】,【0007】に記載さ
れているように,半導体装置の大型化を回避することが課題又は目的であ
るところ,半導体装置の受動部品としてのインダクタであるコイルは,一
般に大型で背の高い部品であって,制御装置集積回路やパワーMOSFE
Tなどを一体化した半導体装置の中に小型・低背化に反するコイルをも一
体化することは当業者には技術常識上,想定される技術ではなく,引用例
【図1】ないし【図3】に示す受動部品も,いずれも小面積であり,重要
な制御用素子の面積と同じかそれよりさらに小さいから,引用発明におけ
る受動素子配置スペースにコイルを配置することは至極困難であり,引用
発明においては受動素子としてコイルを想定していないのであって,仮に
引用発明の受動素子としてコイルを採用することにすると,リードフレー
ムを大型化する必要があり,コイルとリードフレーム双方の大型化により
半導体装置が大型化してしまい,引用発明の目的とは反する方向に変更す
ることになるから,コイルの採用は引用発明において阻害されており,引
用例の段落【0020】の記述も,受動部品としてのカテゴリに属する素
子として,単純にコンデンサ,抵抗,コイルを並べたにすぎず,実際にコ
イルをリードフレームに直接実装してパッケージを形成することの技術的
な検討はされていないし,引用例には,段落【0020】以外に,コイル
もインダクタの文字も存在しない旨主張する。
しかし,引用例の段落【0006】,【0007】及び【0011】によ
れば,リードフレームのインナーリード上に受動素子チップを分散配置す
る従来の実装形態では,必要とする受動素子が増えると,その実装位置は,
インナーリードがフレームに固定された固定部近傍から,自由端部にまで
わたるようになる。そうすると,この自由端部では,機械的強度が弱くハ
ンダ固定部が剥離して断線するといった故障を生じるおそれがあり,これ
を回避するには,リードフレームを大きくする必要があり,装置が大型化
する欠点がある。そこで,引用例の半導体装置は,一体化した受動素子を
用いることにより,複数の受動素子を隙間なく配置できるので,従来であ
れば大きなリードフレーム上に各所に分散させて配置するしかなかった受
動素子を,小型のリードフレーム上に密集配置することができ,その結果,
チップをインナーリードのフレーム固定部近傍に安定して実装することが
でき,断線に対して強い半導体装置を形成することができることを開示し
ている。これに対し,引用例には,半導体装置の大型化を回避するために,
大きなサイズの受動素子チップの使用を避けるべきである旨の記載はない。
むしろ,引用例においては,「半導体装置に求める多様な機能に対応する
ために,さらに多くの半導体素子や受動素子を備えた半導体装置が要求さ
れている」(【0005】),「本発明の半導体装置は…選択可能な受動素子の
種類が増加し,種々の半導体回路の作製に適用可能な半導体装置を得るこ
とができる。また,本発明の半導体装置は,一体化した受動素子や別体の
受動素子の数に制限はなく,半導体装置の寸法や所望の半導体回路に合わ
せてチップ数を増減できる。」(【0016】)と記載されているように,受
動素子の数や種類に制限を加えることなく,多様な機能の半導体回路を実
現することを意図しているといえるから,実現できる半導体回路の機能を
制限してまで,受動素子からコイル(インダクタ)を除外することは,引
用例で意図されていることではないというべきである。
また,引用例は,「本発明は…特に,高電圧制御用半導体装置に関する。」
(【0001】),「本発明の半導体装置は,半導体素子として,パワー素子
と該パワー素子制御用の半導体素子とを含むことができ,このような半導
体装置は,高電圧制御用のパワーデバイスとして利用される。」(【001
8】)と記載されているように,パワーデバイスとしての使用を前提とする
ものであるから,受動素子として用いられる「コンデンサ,抵抗,コイル
等」(【0020】)についても,パワーデバイス用のものが念頭に置かれて
いることは明らかである。
したがって,原告の上記主張には,理由がない。
ウ原告は,本件審決は,コイル等の受動素子として表面実装のものが周知
であること(例えば,特開2005−142280号公報(甲2)の段落【0
003】,【0020】,図2参照)を考慮すれば,引用発明における受動素
子が,インナーリードの表面に実装される表面実装受動素子であることは
明らかである旨認定したが,甲2は,リードフレームを有しないモジュー
ル基板を開示しており,そのため,リードフレームに直接実装されたコイ
ルを開示していないので,半導体パッケージの技術分野におけるリードフ
レームに直接実装されるコイルが周知であることを示した文献とはいえな
い旨主張する。
しかし,本件審決は,甲2を,本願優先日当時,表面実装型のコイル(イ
ンダクタ)が周知技術であることを示す文献として引用したものであって,
リードフレームに直接実装されるコイルが周知技術であることを示す文献
として引用したものではない。
したがって,原告の上記主張には理由がない。
以上によれば,原告主張の取消事由1は理由がない。
3取消事由2(本件審決における手続違背)について
証拠(本文中に掲記)及び弁論の全趣旨によれば,以下の事実が認められ
る。
ア本件審決に至る経緯
原告は,本願発明について,平成23年12月21日付けで拒絶査定
を受けたため,平成24年5月7日,これに対する不服の審判を請求し,
併せて同日付け手続補正書のとおり,
特許請求の範囲を補正し,「無鉛」表面実装との構成を新たに付加した。
そして,原告は,同日付け審判請求書において,
示請求項1の下線部が施された補正事項は,明細書[0017]乃至
[0019]に記載されております。よってこの補正は当初明細書等の
本願発明
と引用発明との対比刊行物1(判決注:特開2004-228402
号公報)は,受動素子が表面実装素子であることについて記載も示唆も
しておりません。また刊行物2(判決注:特開2004-140305
号公報)は,パッケージが無鉛表面実装されることについて記載も示唆
もしておりません。しかも(ⅰ)受動素子が表面実装素子であること,
及び(ⅱ)パッケージが無鉛表面実装されることは,明細書[0020]
乃至[0022]に記載されたような有利な効果を奏しますが,刊行物
1,2ともに,そのような有利な効果について記載も示唆もしておりま
せん。」と記載し,本願補正発明の「無鉛」表面実装による有利な効果
を主張した(甲12~14)。
これに対して,審判合議体は,平成24年8月23日付け審尋におい
て,「表面実装素子である受動素子は,引用例2(判決注:特開200
5-142280号公報)に,パッケージが無鉛表面実装される構造は,
引用例3(判決注:特開2000-223638号公報)に,それぞれ
記載されるように周知であり,引用例1に記載された半導体パッケージ
において,受動素子を表面実装素子とし,半導体パッケージが無鉛表面
実装される構成を採用することは,当業者が適宜なし得たものといえ
る。」と記載し,これを原告に送付した(甲15)。
この審尋に対して,原告は,平成25年1月28日付け回答書におい
て,「本願発明が特許されるべき理由刊行物1に記載の発明は,
鉛の使用を必須とするものであるので,たとえ刊行物3に記載されてい
るとしても,当業者は,刊行物1の記載事項から,鉛を取り除いて本願
発明に想到する動機付けを得ることはなかったと思料いたします。…よ
って本願発明は,刊行物1乃至3に基づいて当業者が容易に想到し得た
ものではありません。」と記載し,刊行物1ないし3からは本願補正発
明の「無鉛」表面実装の構成に至る「動機付け」がない旨主張した(甲
16)。
イ本願明細書の記載
本願明細書の【課題を解決するための手段】には,「完全パワーマネー
ジメントシステムが記載される。またその完全パワーマネージメントシス
テムは,表面実装パッケージを用いて実装される。…当該システムは,無
鉛表面に実装されたパッケージ内に,駆動装置/制御装置,MOSFET,
受動素子(たとえばインダクタ,キャパシタ,レジスタ),及び任意でダ
イオードを有する。」(【0017】),【発明を実施するための最良の形
態】には,「図3A及び図3Bは,金属底部を有する無鉛表面実装パッケ
ージを利用する完全パワーマネージメントシステム100に係る本発明
の実施例を図示している。」(【0025】)との記載がある(甲5)。
ウ特開2000-223638号公報(甲3)の記載
同公報の【発明が解決しようとする課題】には,「昨今の環境問題,特に
鉛入りはんだ製品は,廃棄による環境への鉛汚染の問題が提起されてきて
おり,鉛フリーはんだの検討がはじめられてきている」(【0005】),【発
明の実施の形態】には,「本発明は,表面実装型半導体装置でプリント配
線板とはんだ付けするリードの表面処理において,はんだ付けするリード
部の表面処理層に微細な穴を設けたものであり,鉛フリーはんだを用いて
プリント配線板に実装する」(【0014】)との記載がある(甲3)。
原告は,本願の国内移行書面作成の際及び平成24年5月7日付け手続補
正書作成の際に,原文にある技術用語「leadless」を「リードの無い」又は
「リードレス」と和訳すべきところを誤って「無鉛」と訳してしまったが,
本願補正発明中の「無鉛」との技術事項は,本願補正発明の課題や効果には
何らの関連もなく,本願明細書等のどこにも,それに関連する技術的事項は
記載されていないから,不自然であることは明らかであって,審査官及び審
判官は,PCT出願の原文を参照すべきであったし,そうすれば,それが
「leadless」の誤訳であることに気付いて,本願補正発明の「無鉛」が原文
新規事項に該当し特許法49条6号違反であり,又は,発明が明確でないこ
とから同法36条6項2号違反であることを理由とする拒絶理由を通知でき
たし,もし,そのような拒絶理由が通知されていれば,原告は誤訳を訂正す
ることにより,本願を特許へと導くことができたにもかかわらず,審判合議
体は,拒絶理由を通知することなく,いきなり補正却下の決定を伴う拒絶審
決をしたのであって,本件審決は,発明の保護に欠け,特許法の趣旨に反す
ることから,取り消されるべきである旨主張する。
平成24年8月23日
付け審尋において,半導体パッケージが無鉛表面実装される構造は,周知で
あって進歩性がない旨指摘して,原告に「無鉛」表面実装とする補正につい
て検討の機会を与えたにもかかわらず,これに対して,原告は,平成25年
1月28日付け回答書において,刊行物からは本願補正発明の「無鉛」表面
実装の構成に至る「動機付け」がない旨主張して,本願補正発明における「無
鉛」表面実装の構成を維持した前の時
点において,鉛入りはんだ製品については廃棄による環境への鉛汚染の問題
が提起されていたこと,また,本願優先日当時,半導体の実装分野に限らず,
はんだを使用して電気的な接続を行う技術分野では,はんだの無鉛化は不可
避のトレンドであったと推認できることの
段落【0017】及び【0025】には「無鉛表面に実装されたパッケージ」
の技術が記載されていることから,審判合議体において,「無鉛」表面実装の
構成を当初明細書に記載のない新規事項と捉えることは困難であって,本件
補正において「無鉛」表面実装の構成が付加されたことが不自然,不合理で
あるとはいえないと認められる。
また,PCT出願の原文にある「leadless」は,「無鉛」と「リード線の
ない」のいずれの意味でも用いられるものであって,審判合議体がPCT出
願の原文に当たったからといって,これが「リード線のない」の誤訳である
ことに当然に気付くとはいい難いことが認められる。
そうすると,審判合議体が,PCT出願の原文に当たらず,「無鉛」が「リ
ード線のない」の誤訳であることに気付かず,特許法49条6項又は同法3
6条6項2号違反による拒絶理由を通知せずに補正却下の決定を伴う本件審
決をしたからといって,その審理手続には何ら違法,不当な点は見当たらず,
ひいては本件審決が,発明の保護に欠け,特許法の趣旨に反するということ
は到底できない。
原告の上記主張は失当というほかない。
以上によれば,原告主張の取消事由2は理由がない。
4結論
以上の次第であるから,原告主張の取消事由はいずれも理由がなく,本件審
決の判断に誤りはないから,本件審決にこれを取り消すべき違法は認められな
い。
よって,原告の本訴請求は理由がないから,棄却されるべきである。
知的財産高等裁判所第4部
裁判長裁判官富田善範
裁判官田中芳樹
裁判官柵木澄子

戻る



採用情報


弁護士 求人 採用
弁護士募集(経験者 司法修習生)
激動の時代に
今後の弁護士業界はどうなっていくのでしょうか。 もはや、東京では弁護士が過剰であり、すでに仕事がない弁護士が多数います。
ベテランで優秀な弁護士も、営業が苦手な先生は食べていけない、そういう時代が既に到来しています。
「コツコツ真面目に仕事をすれば、お客が来る。」といった考え方は残念ながら通用しません。
仕事がない弁護士は無力です。
弁護士は仕事がなければ経験もできず、能力も発揮できないからです。
ではどうしたらよいのでしょうか。
答えは、弁護士業もサービス業であるという原点に立ち返ることです。
我々は、クライアントの信頼に応えることが最重要と考え、そのために努力していきたいと思います。 弁護士数の増加、市民のニーズの多様化に応えるべく、従来の法律事務所と違ったアプローチを模索しております。
今まで培ったノウハウを共有し、さらなる発展をともに目指したいと思います。
興味がおありの弁護士の方、司法修習生の方、お気軽にご連絡下さい。 事務所を見学頂き、ゆっくりお話ししましょう。

応募資格
司法修習生
すでに経験を有する弁護士
なお、地方での勤務を希望する先生も歓迎します。
また、勤務弁護士ではなく、経費共同も可能です。

学歴、年齢、性別、成績等で評価はしません。
従いまして、司法試験での成績、司法研修所での成績等の書類は不要です。

詳細は、面談の上、決定させてください。

独立支援
独立を考えている弁護士を支援します。
条件は以下のとおりです。
お気軽にお問い合わせ下さい。
◎1年目の経費無料(場所代、コピー代、ファックス代等)
◎秘書等の支援可能
◎事務所の名称は自由に選択可能
◎業務に関する質問等可能
◎事務所事件の共同受任可

応募方法
メールまたはお電話でご連絡ください。
残り応募人数(2019年5月1日現在)
採用は2名
独立支援は3名

連絡先
〒108-0023 東京都港区芝浦4-16-23アクアシティ芝浦9階
ITJ法律事務所 採用担当宛
email:[email protected]

71期修習生 72期修習生 求人
修習生の事務所訪問歓迎しております。

ITJではアルバイトを募集しております。
職種 事務職
時給 当社規定による
勤務地 〒108-0023 東京都港区芝浦4-16-23アクアシティ芝浦9階
その他 明るく楽しい職場です。
シフトは週40時間以上
ロースクール生歓迎
経験不問です。

応募方法
写真付きの履歴書を以下の住所までお送り下さい。
履歴書の返送はいたしませんのであしからずご了承下さい。
〒108-0023 東京都港区芝浦4-16-23アクアシティ芝浦9階
ITJ法律事務所
[email protected]
採用担当宛